存储器单元和具有存储器单元的半导体存储器件制造技术

本发明专利技术提供了一种高度集成的存储器单元和包括该存储器单元的半导体存储器件。根据本发明专利技术，一种半导体存储器件包括：衬底；有源层，其与衬底间隔开，在与衬底平行的方向上延伸，并包括薄体沟道；位线，其在与衬底垂直的方向上延伸并连接至有源层的一侧；电容器，其连接至有源层的另一侧；以及第一字线和第二字线，其在与薄体沟道交叉的方向上延伸，薄体沟道插入在第一字线和第二字线之间，其中薄体沟道的厚度小于第一字线和第二字线的厚度。厚度小于第一字线和第二字线的厚度。厚度小于第一字线和第二字线的厚度。

【技术实现步骤摘要】
存储器单元和具有存储器单元的半导体存储器件
[0001]相关申请的交叉引用
[0002]本申请要求2021年2月1日提交的申请号为10
‑
2021
‑
0014052的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]本公开涉及一种半导体存储器件，更具体而言，涉及一种存储器单元或包括该存储器单元的半导体存储器件。

技术介绍

[0004]二维半导体存储器件的集成度主要由单位存储器单元所占的面积来确定。因此，形成微观图案的技术水平极大地影响了集成度。二维半导体存储器件的集成度还在不断提高。然而，这种增加是有限的，因为精细图案需要非常昂贵的工具。因此，正在提出具有以三维方式布置的存储器单元的三维(3D)半导体存储器件。

技术实现思路

[0005]本公开的实施例提供了高度集成的存储器单元和包括该存储器单元的半导体存储器件。
[0006]根据本专利技术的一个实施例，一种半导体存储器件包括：衬底；有源层，其与所述衬底间隔开，在与所述衬底平行的方向上延伸，并包括薄体沟道；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：衬底；有源层，其与所述衬底间隔开，在与所述衬底平行的方向上延伸，并包括薄体沟道；位线，其在与所述衬底垂直的方向上延伸并连接至所述有源层的一侧；电容器，其连接至所述有源层的另一侧；以及第一字线和第二字线，其在与所述薄体沟道交叉的方向上延伸，所述薄体沟道插入在所述第一字线与所述第二字线之间，其中，所述薄体沟道的厚度小于所述第一字线和所述第二字线的厚度。2.根据权利要求1所述的半导体存储器件，其中，所述有源层还包括连接至所述位线的第一源极/漏极区和连接至所述电容器的第二源极/漏极区，以及所述第一源极/漏极区和所述第二源极/漏极区位于所述薄体沟道的两侧。3.根据权利要求2所述的半导体存储器件，其中，所述薄体沟道的厚度小于所述第一源极/漏极区和所述第二源极/漏极区的厚度。4.根据权利要求2所述的半导体存储器件，其中所述薄体沟道的厚度小于所述第一源极/漏极区的厚度，以及所述薄体沟道的厚度等于所述第二源极/漏极区的厚度。5.根据权利要求2所述的半导体存储器件，其中所述薄体沟道的厚度小于所述第二源极/漏极区的厚度，以及所述薄体沟道的厚度等于所述第一源极/漏极区的厚度。6.根据权利要求1所述的半导体存储器件，其中，所述薄体沟道包括半导体材料或氧化物半导体材料。7.根据权利要求1所述的半导体存储器件，其中，所述薄体沟道包括硅、锗、硅
‑
锗或铟镓锌氧化物。8.根据权利要求1所述的半导体存储器件，还包括字线焊盘，所述字线焊盘互连所述第一字线和所述第二字线。9.根据权利要求1所述的半导体存储器件，其中，所述第一字线和所述第二字线的边缘部分沿着与所述衬底垂直的方向具有阶梯形状。10.根据权利要求1所述的半导体存储器件，还包括：位线接触节点，其设置在所述有源层的一侧与所述位线之间；位线侧欧姆接触，其设置在所述位线接触节点与所述位线之间；存储接触节点，其设置在所述有源层的另一侧与所述电容器之间；以及存储节点侧欧姆接触，其设置在所述存储接触节点与所述电容器之间。11.根据权利要求10所述的半导体存储器件，其中，所述位线接触节点和所述存储接触节点中的每一个都包括多晶硅。12.根据权利要求10所述的半导体存储器件，其中，所述位线侧欧姆接触和所述存储节点侧欧姆接触中的每一个都...

【专利技术属性】
技术研发人员：金承焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：