动态随机存取存储器及其制造方法技术

本发明专利技术提供一种动态随机存取存储器及其制造方法。此动态随机存取存储器包括埋入式字线、位线、位线接触结构、电容接触结构及气隙结构。埋入式字线形成于基板中，且沿着第一方向延伸。位线形成于基板上，且沿着第二方向延伸。位线接触结构形成于位线下方。电容接触结构相邻于位线，且受到气隙结构所环绕。气隙结构包括第一气隙及第二气隙分别位于电容接触结构的第一侧及第二侧。第一气隙暴露出位于基板中的浅沟隔离结构。第二气隙暴露出基板的顶表面。本发明专利技术可明显降低位线与电容接触结构之间的寄生电容。延伸进入浅沟隔离结构中的气隙结构，有利于降低位线接触结构与电容接触结构的电阻值，并且能够更进一步降低寄生电容。并且能够更进一步降低寄生电容。并且能够更进一步降低寄生电容。

【技术实现步骤摘要】
动态随机存取存储器及其制造方法


[0001]本专利技术有关于一种存储器装置，且特别有关于一种动态随机存取存储器及其制造方法。

技术介绍

[0002]在动态随机存取存储器(dynamic random access memory,DRAM)中，在位线与相邻的电容接触结构之间会产生寄生电容。若寄生电容太大，则此位线所对应的位将难以分辨0与1，且写入速度会降低。如此一来，会降低产品的效能及成品率。随着存储器装置的小型化，位线与相邻的电容接触结构之间的距离会缩小。因此，上述寄生电容的问题都将变得更加严重。
[0003]可藉由降低位线的高度(或厚度)，以减少寄生电容。然而，位线的电阻值会增加。如此一来，将不利于存储器装置的操作且降低产品的效能。另一方面，可藉由缩短位线的长度，以减少寄生电容。然而，每条位线所对应的位数会变少。如此一来，会导致芯片面积变大，而不利于存储器装置的微小化。因此，在本
中，对于且具有高效能及高成品率的存储器装置及其形成方法仍有所需求。

技术实现思路

[0004]本专利技术实施例提供一种动态随机存取存储器装置及其制造方法，能够减少位线与相邻的电容接触结构之间的寄生电容，并且能够改善存储器装置的效能、成品率及可靠度。
[0005]本专利技术的一实施例揭示一种动态随机存取存储器，包括：埋入式字线，形成于基板中，其中埋入式字线沿着第一方向延伸；位线，形成于基板上，其中位线沿着与第一方向垂直的第二方向延伸；位线接触结构，形成于位线下方；电容接触结构，相邻于位线；以及气隙结构，环绕电容接触结构，其中气隙结构包括：第一气隙，位于电容接触结构的第一侧，其中第一气隙暴露出位于基板中的浅沟隔离结构；以及第二气隙，位于电容接触结构的第二侧，其中第二气隙暴露出基板的顶表面。
[0006]本专利技术的一实施例揭示一种动态随机存取存储器的制造方法，包括：形成埋入式字线于基板中，其中埋入式字线沿着第一方向延伸；形成位线于基板上，其中位线沿着与第一方向垂直的第二方向延伸；形成位线接触结构于位线下方；形成电容接触结构相邻于位线；以及形成气隙结构环绕电容接触结构，其中气隙结构包括：第一气隙，位于电容接触结构的第一侧，其中第一气隙暴露出位于基板中的浅沟隔离结构；以及第二气隙，位于电容接触结构的第二侧，其中第二气隙暴露出基板的顶表面。
[0007]在本专利技术实施例所提供的动态随机存取存储器的制造方法中，形成环绕电容接触结构的气隙结构。由于空气具有比一般介电材料更低的介电常数，因此，可明显降低位线与电容接触结构之间的寄生电容。再者，延伸进入浅沟隔离结构中的气隙结构，有利于降低位线接触结构与电容接触结构的电阻值，并且能够更进一步降低寄生电容。因此，可提升存储器装置的写入速度，大幅改善存储器装置效能。此外，进入浅沟隔离结构中的气隙结构，也
有助于降低闸极引致漏极漏电流(gate
‑
induced drain leakage current,GIDL)。因此，能够改善存储器装置的可靠度。
附图说明
[0008]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0009]图1为本专利技术一些实施例的动态随机存取存储器的上视示意图。
[0010]图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图8A及图8B为本专利技术一些实施例的动态随机存取存储器在工艺各个阶段的剖面示意图。
[0011]图9A及图9B为本专利技术另一些实施例的动态随机存取存储器在工艺阶段的剖面示意图。
[0012]附图标号：
[0013]100:动态随机存取存储器
[0014]102:基板
[0015]104:浅沟隔离结构
[0016]106:第一绝缘层
[0017]108:位线接触结构
[0018]110:位线
[0019]110a:第三导电层
[0020]110b:第四导电层
[0021]112:绝缘间隔物
[0022]114:第二介电层
[0023]115:开口
[0024]116:第一衬层
[0025]117:第一气隙
[0026]117a:第一部分
[0027]117b:第二部分
[0028]117c:第三部分
[0029]118:第一接触部件
[0030]119:第二气隙
[0031]119a:第一部分
[0032]119b:第二部分
[0033]120:埋入式字线
[0034]120a:第一导电层
[0035]120b:第二导电层
[0036]122:绝缘衬层
[0037]124:第一介电层
[0038]126:第二衬层
[0039]128:缓冲层
[0040]130:第二接触部件
[0041]130a:第五导电层
[0042]130b:第六导电层
[0043]142:连接垫
[0044]144:第二绝缘层
[0045]146:电容结构
[0046]200:动态随机存取存储器
[0047]H1:第一高度
[0048]H2:第二高度
[0049]W1:第一宽度
[0050]W2:第二宽度
[0051]W3:第三宽度
[0052]W4:第四宽度
具体实施方式
[0053]为使本专利技术的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。再者，本专利技术的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
[0054]本专利技术提供一种存储器装置及其制造方法，图1为本专利技术一些实施例的动态随机存取存储器100的上视示意图。此处为简化图式，图1仅绘示位线(bit line)110、埋入式字线(word line)120、第二接触部件130(亦即，第五导电层130a及第六导电层130b)、第一气隙117及第二气隙119。图2A、图3A、图4A、图5A、图6A、图7A及图8A是沿着图1的剖线AA
’
所绘制的剖面示意图。图2B、图3B、图4B、图5B、图6B、图7B及图8B是沿着图1的剖线BB
’
所绘制的剖面示意图。
[0055]请同时参照图1、图2A及图2B，形成浅沟隔离结构104于基板102中。基板102的材料可包括硅、含硅半导体、绝缘层上覆硅(silicon on insulator,SOI)、其他合适的材料或上述材料的组合。在一些实施例中，亦可在基板102中形成其他本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态随机存取存储器，其特征在于，包括：一埋入式字线，形成于一基板中，其中所述埋入式字线沿着一第一方向延伸；一位线，形成于所述基板上，其中所述位线沿着与所述第一方向垂直的一第二方向延伸；一位线接触结构，形成于所述位线下方；一电容接触结构，相邻于所述位线；以及一气隙结构，环绕所述电容接触结构，其中所述气隙结构包括：一第一气隙，位于所述电容接触结构的一第一侧，其中所述第一气隙暴露出位于所述基板中的一浅沟隔离结构；以及一第二气隙，位于所述电容接触结构的一第二侧，其中所述第二气隙暴露出所述基板的一顶表面。2.根据权利要求1所述的动态随机存取存储器，其特征在于，所述第一气隙的一底表面低于所述电容接触结构的一底表面。3.根据权利要求1所述的动态随机存取存储器，其特征在于，所述电容接触结构包括：一第一接触部件，形成于所述基板上，其中在所述第一侧，所述第一接触部件延伸进入该浅沟隔离结构中；一缓冲层，形成于所述第一接触部件上；以及一第二接触部件，形成于所述缓冲层上。4.根据权利要求3所述的动态随机存取存储器，其特征在于，在所述第一侧，所述第一接触部件的一第一底表面低于所述基板的一顶表面，且其中在所述第二侧，所述第一接触部件的一第二底表面齐平于所述基板的所述顶表面。5.根据权利要求3所述的动态随机存取存储器，其特征在于，所述第一气隙包括：一第一部分，形成于所述基板中且向下延伸进入所述浅沟隔离结构中；一第二部分，形成于所述基板上且向上延伸至等于或低于所述缓冲层的一顶表面的位置；以及一第三部分，形成于所述第二部分上且向上延伸至等于或低于所述第二接触部件的一顶表面的位置。6.根据权利要求3所述的动态随机存取存储器，其特征在于，在所述基板的一顶表面的位置，所述第一气隙具有一第一宽度W1，在所述浅沟隔离结构中，所述第一气隙具有一最大宽度W2，且其中所述最大宽度W2大于所述第一宽度W1。7.根据权利要求3所述的动态随机存取存储器，其特征在于，所述第一气隙的一底表面齐平于或低于所述位线接触结构的一底面。8.根据权利要求5所述的动态随机存取存储器，其特征在于，还包括：一绝缘间隔物，形成于所述位线接触结构的侧壁，其中所述绝缘间隔物位于所述位线与所述电容接触结构之间，其中所述位线接触结构的一底表面齐平于或低于所述绝缘间隔物的一底表面；以及一电容结构，形成于所述电容接触结构上。9...

【专利技术属性】
技术研发人员：魏宏谕，彭培修，张维哲，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：