3D存储芯片制造技术

本申请实施例通过提供一种3D存储芯片，解决了现有存储芯片寄生电阻电容大、使用硅通孔技术而带来的制造成本高、RC延迟大，功耗大，散热差的问题。上述3D存储芯片，包括相互堆叠的存储部分和控制部分，上述存储部分与上述控制部分通过混合键合方式相连接。其中，所述混合键合方式为通过金属导体使所述存储部分的连接焊盘和所述控制部分的连接焊盘相连接，所述存储部分设置有存储阵列，所述存储芯片的功能电路设置在所述控制部分。电路设置在所述控制部分。电路设置在所述控制部分。

3D memory chip

【技术实现步骤摘要】
3D存储芯片


[0001]本专利技术实施例涉及存储器
，具体地说，涉及一种3D存储芯片。

技术介绍

[0002]目前，存储芯片，尤其是DRAM存储芯片，主要分为平面DRAM和利用3DS(3
‑
Dimensional Stack，三维堆叠)技术形成的三维堆叠DRAM。
[0003]对于平面DRAM，可以参见图1所示的平面DRAM的示例，存储阵列部分(Bank1
‑
Bank4，)和控制电路在一个芯片上。存储阵列部分通常包含有存储单元，控制电路通常包括解码译码电路、数据写入电路和数据读出电路等功能电路。
[0004]平面DRAM由于制造工艺限制，特别是存储电容的制造工艺限制，使得存储芯片存在较大的寄生电阻电容，影响存储芯片中的功能电路的处理性能，因此，具有速度慢、功耗高，并行处理数据的能力差的缺陷。
[0005]在三维堆叠DRAM中，较常见的方式是基于TSV(Through
‑
Silicon
‑
Via，硅通孔)技术联通各个存储部分，可以通过TSV技术把各个存储层堆叠起来，层和层之间会有金属层等间隔。最典型的例子就是HBM(High Bandwidth Memory，高带宽存储器)和HMC(Hybrid Memory Cube，混合立方存储器)。但HBM和HMC均使用硅中介层，因此成本很高，同时也RC延迟很大，功耗大，散热差的问题。

技术实现思路

[0006]在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本申请实施例的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本申请实施例通过提供一种3D存储芯片，解决了现有存储芯片寄生电阻电容大、使用硅通孔技术而带来的制造成本高、RC延迟大，功耗大，散热差的问题。
[0008]为至少部分地解决上述问题，第一方面，本申请实施例提供了一种3D存储芯片，可以包括：
[0009]相互堆叠的存储部分和控制部分，所述存储部分与所述控制部分通过混合键合方式相连接，其中，所述混合键合方式为通过金属导体使所述存储部分的连接焊盘和所述控制部分的连接焊盘相连接，所述存储部分设置有存储阵列，所述存储芯片的功能电路设置在所述控制部分。
[0010]在第一方面的第一种可能的实施方式中，所述功能电路包括SRAM修复单元电路，所述SRAM修复单元电路用于取代所述存储阵列中失效的存储单元，以对所述存储阵列进行修复。
[0011]在第一方面的第二种可能的实施方式中，所述存储部分还设置有灵敏放大器；
[0012]所述存储芯片的其他功能电路设置在所述控制部分。
[0013]在第一方面的第三种可能的实施方式中，所述存储部分还设置有行列译码电路；
[0014]所述存储芯片的其他功能电路设置在所述控制部分。
[0015]在第一方面的第四种可能的实施方式中，所述存储部分还设置有存储部分电源电路；
[0016]所述存储芯片的其他功能电路设置在所述控制部分。
[0017]在第一方面的第五种可能的实施方式中，所述功能电路包括运算功能模块。
[0018]在第一方面的第六种可能的实施方式中，所述运算功能模块为CPU或GPU。
[0019]在第一方面的第七种可能的实施方式中，所述控制部分包括控制部分芯片，所述存储部分包括存储部分芯片，所述控制部分芯片和/或存储部分芯片包括设置在芯片金属层内的金属层穿孔组件，所述连接焊盘设置于所述金属层穿孔组件中远离所述衬底层的第一导体件。
[0020]在第一方面的第八种可能的实施方式中，所述第一导体件为所述连接焊盘。
[0021]在第一方面的第九种可能的实施方式中，所述金属层穿孔组件还包括靠近所述衬底层的第二导体件；
[0022]所述衬底层包括衬底通孔，所述衬底通孔连通于所述第二导体件，所述连接焊盘设置于所述第二导体件。
[0023]在第一方面的第十种可能的实施方式中，所述第一导体件与所述第二导体件之间设置有导体连接孔，所述第二导体件通过所述导体连接孔连接于所述第一导体件，以使信号能够通过所述衬底层传输至所述第一导体件。
[0024]在第一方面的第十一种可能的实施方式中，所述第二导体件为所述连接焊盘。
[0025]在第一方面的第十二种可能的实施方式中，所述衬底通孔填充有填充导体层，所述连接焊盘设置于所述填充导体层远离所述金属层的一侧，所述连接焊盘通过所述填充导体层与所述第二导体件相连接。
[0026]在第一方面的第十三种可能的实施方式中，所述连接焊盘的形状与所述第一导体件和/或所述第二导体件的形状相配合。
[0027]在第一方面的第十四种可能的实施方式中，所述连接焊盘的形状为圆形或多边形。
[0028]在第一方面的第十五种可能的实施方式中，所述连接焊盘还用于所述存储芯片封装引线的键合。
[0029]在第一方面的第十六种可能的实施方式中，所述存储部分包括两个或三个以上的存储部分芯片；和/或，
[0030]所述控制部分包括两个或三个以上的控制部分芯片。
[0031]在第一方面的第十七种可能的实施方式中，所述混合键合方式为通过金属导体使所述存储部分芯片的连接焊盘和所述控制部分芯片的连接焊盘相连接。
[0032]在第一方面的第十八种可能的实施方式中，所述存储部分芯片之间通过混合键合方式相连接；和/或，
[0033]所述控制部分芯片之间通过混合键合方式相连接。
[0034]在第一方面的第十九种可能的实施方式中，所述存储部分包括具有相同容量存储阵列的两个或三个以上的存储部分芯片；和/或，
[0035]所述存储部分包括具有不同容量存储阵列的两个或三个以上的存储部分芯片。
[0036]在第一方面的第二十种可能的实施方式中，所述两个或三个以上的存储部分芯片设置在同一平面，每个所述存储部分芯片相互独立。
[0037]在第一方面的第二十一种可能的实施方式中，两个或三个以上的所述存储部分芯片的堆叠方向相同。
[0038]在第一方面的第二十二种可能的实施方式中，两个或三个以上的所述存储部分芯片中至少包括一个易失存储芯片和一个非易失存储芯片。
[0039]在第一方面的第二十三种可能的实施方式中，所述易失存储芯片为DRAM芯片，所述为非易失存储芯片为NAND flash芯片。
[0040]在第一方面的第二十四种可能的实施方式中，两个或三个以上的所述存储部分芯片堆叠设置，相邻的所述存储部分芯片与所述控制部分芯片通过混合键合方式相连接。
[0041]在第一方面的第二十五种可能的实施方式中，两个或三个以上的所述控制部分芯片堆叠设置，相邻的所述存储部分芯片与所述控制部分芯片通过混合键合方式相连接。
[0042]在第一方面的第二十六种可能的实施方式中，两个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D存储芯片，其特征在于，包括：相互堆叠的存储部分和控制部分，所述存储部分与所述控制部分通过混合键合方式相连接，其中，所述混合键合方式为通过金属导体使所述存储部分的连接焊盘和所述控制部分的连接焊盘相连接，所述存储部分设置有存储阵列，所述存储芯片的功能电路设置在所述控制部分。2.根据权利要求1所述的存储芯片，其特征在于，所述功能电路包括SRAM修复单元电路，所述SRAM修复单元电路用于取代所述存储阵列中失效的存储单元，以对所述存储阵列进行修复。3.根据权利要求1所述的存储芯片，其特征在于，所述存储部分还设置有灵敏放大器；所述存储芯片的其他功能电路设置在所述控制部分。4.根据权利要求1所述的存储芯片，其特征在于，所述功能电路包括运算功能模块。5.根据权利要求1所述的存储芯片，其特征在于，所述控制部分包括控制部分芯片，所述存储部分包括存储部分芯片，所述控制部分芯片和/或存储部分芯片包括设置在芯片金...

【专利技术属性】
技术研发人员：任奇伟，王嵩，李晓骏，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：