一种芯片位置识别方法及基于该方法的芯片时序设定方法技术

本发明专利技术提供一种芯片位置识别方法及基于该方法的芯片时序设定方法，其先根据芯片的预设堆叠数量为每级芯片配置至少一个特征信号电路，以及与特征信号电路一一对应的特征信号，芯片堆叠上电后，特征信号电路根据前级芯片的输出信号，对本级芯片的特征信号进行赋值，从而使得每一芯片的特征信号构成的特征信号标识位形成有序数列，这样，芯片根据自身的特征信号标识位即可识别其在堆叠中的位置，以及相对堆叠中其他芯片的位置，另外，再此基础上，芯片可以根据其在堆叠中的位置，自动地为本级芯片设置时序，解决了堆叠芯片位置无法识别以及堆叠后芯片时序设定复杂的技术问题。别以及堆叠后芯片时序设定复杂的技术问题。别以及堆叠后芯片时序设定复杂的技术问题。

【技术实现步骤摘要】
一种芯片位置识别方法及基于该方法的芯片时序设定方法


[0001]本专利技术涉及芯片设计及芯片识别
，具体地说，涉及一种芯片位置识别方法及基于该方法的芯片时序设定方法。

技术介绍

[0002]传统的DRAM，也即动态随机存储存储器，已无法满足如今例如人工智能、数据服务器应用等领域内，对存储设备的存储容量和存储速率所提出的更高要求。而硅通孔（TSV）互连技术，是一种完全穿过硅晶圆或芯片，并于芯片表面和背面之间形成数千个垂直互连电路连接技术，该技术相较于引线键合、倒装芯片等传统堆叠解决方案，其形成的三维封装集成电路具有互连长度更小的优点。因此基于硅通孔互连技术实现存储设备容量和带宽扩展的这一特性，其被作为提升DRAM性能和密度的重要手段，已经在现有的动态随机存取存储器中得到较为广泛的运用。
[0003]以控制器和芯片的一次读写过程为例。参看图1，图1为示意图，示出了现有技术下堆叠芯片的读写过程。图中的控制器（controller）向芯片（chip）发送一个读指令，当芯片接收到读指令后，将其存储的数据送出。在送出数据的同时，芯片还会发送一个返回的读指令，返回的读指令会按照图1所示的方向，是由发送数据的芯片朝向堆叠顶端的芯片，而当达到顶端芯片后再从顶端芯片返回，直至回到控制器处。
[0004]继续参看图1，在多芯片堆叠中，对于控制器在某一时刻发送出的指令，由于顶层芯片距离控制器的本征距离要大于底层芯片，则顶层芯片接收到该信号的时间要比底层芯片晚得多，也即，对不同层芯片请求数据时，其信号时序不同，那么采用硅通孔技术实现多芯片堆叠时，不同层间芯片的信号时序则是芯片设计中无法规避的问题。现有技术中，通常是根据堆叠芯片的数量，以及芯片在堆叠中所处的位置，在形成堆叠集成后为每一块芯片配置其相应的时序。实际上，由于芯片内部的逻辑都是提前设定的，因此尽管在芯片堆叠集成完成后，能够获取当前堆叠中包含的芯片的数量和某一芯片所处的位置，然而在芯片堆叠完成后再对芯片进行后期时序调节是非常麻烦的。
[0005]在芯片堆叠后进行调节的技术难题，究其原因在于，芯片无法自动识别其在堆叠中相对于其他芯片的位置（主要是顶层芯片和底层芯片），也无法自动识别自己是否为顶层或者底层芯片，从而芯片也就无法根据其相对顶层芯片和/或底层芯片的位置来配置相应时序。
[0006]有鉴于此，应当对现有技术进行改进，以解决堆叠芯片无法识别其所处位置的技术问题。

技术实现思路

[0007]针对现有技术的不足，本专利技术提供了一种能够实现芯片在堆叠集成后自动识别其在堆叠中的相对位置，尤其是相对底层芯片和顶层芯片相对位置的芯片位置识别方法，以及在该方法的基础上，在堆叠后为堆叠中的各芯片设定时序的芯片时序设定方法。
[0008]为解决以上技术问题，本专利技术采取了一种芯片位置识别方法，在芯片堆叠前，根据芯片的预设堆叠数量为每级芯片配置至少一个特征信号电路的步骤S1；为每级芯片的所述特征信号电路配置对应的逻辑电路，芯片堆叠上电后，每级芯片的所述逻辑电路根据前级芯片的输出信号，为其所在级芯片的至少一个特征信号电路中的特征信号赋值的步骤S2；每级芯片根据其的所述特征信号，确定其在堆叠中所处位置的步骤S3。
[0009]优选地，在所述步骤S1中，还包括使得至少一个所述特征信号电路中的每一特征信号电路都通过连接第一电阻后接地的步骤，其中，所述特征信号构成长度至少为一位的序列，定义该序列为特征信号标识位，初始状态下，保持每一所述特征信号电路都通过第一电阻接地，以使得每一所述特征信号保持第一状态，当所述特征信号标识位内的所述特征信号都保持第一状态时，将所述特征信号标识位标识出的位置定义为第一位置。
[0010]进一步优选的，所述步骤S2中，每级芯片的所述逻辑电路根据前级输出信号，为其所在级芯片的至少一个特征信号电路中的特征信号赋值的步骤S2包括：当前级芯片的所述逻辑电路获取前级芯片的输出信号的步骤S21；所述逻辑电路根据前级芯片的输出信号，按照预设顺序驱动至少一个特征信号电路中特征信号处于第一状态的首个特征信号电路，并驱动其特征信号为第二状态，并将驱动的首个特征信号电路的所有前序特征信号电路的特征信号驱动为第一状态，以使得当前级芯片的所述特征信号标识位按照预设量变化，并得到当前级芯片的特征信号标识位，以及该特征信号标识位标识的第二位置的步骤S22；将当前级芯片的所述特征信号标识位输出至下一级芯片，并重复步骤S21至步骤22，直至得到顶层芯片的特征信号位的步骤S23。
[0011]更进一步优选地，使得当前级芯片的所述特征信号标识位按照预设量变化的步骤具体为：当前芯片的所述特征信号标识位按照预设量实现增加或者减少，以使得堆叠后多个芯片的所述特征信号标识位呈递增或者递减序列。
[0012]又进一步优选地，当前级芯片的所述逻辑电路获取前级芯片的输出信号的步骤S21中，若当前级芯片为底层芯片，底层芯片获取前一级输出时为高阻态，则当前级芯片的所述特征信号都保持第一状态。
[0013]又优选地，每级芯片根据其的所述特征信号，确定其在堆叠中所处位置的步骤S3具体为：对于堆叠中任意两块芯片，根据两者各自的所述特征信号标识位确定其在堆叠中所处的位置。
[0014]进一步优选地，在所述步骤S1中，为每级芯片配置至少两个特征信号电路，分别定义为第一特征信号电路和第二特征信号电路，其中，配置所述第一特征信号电路对应的逻辑电路驱动方向为自堆叠芯片的底层向顶层驱动的方向，配置所述第二特征信号电路对应的逻辑电路的驱动方向为自堆叠芯片的顶层向底层驱动的方向。
[0015]再进一步优选地，在所述步骤S3中，所述第一特征信号电路内的特征信号构成的长度至少为一位的第一特征信号标识位，所述第二特征信号电路内的特征信号构成长度至少为一位的第二特征信号标识位，其中，每级芯片根据其的所述第一特征信号标识位，确定其在堆叠中相对底层芯片的位置，以及，每级芯片根据其的所述第二特征信号标识位，确定其在堆叠中相对顶层芯片的位置。
[0016]相应的，本专利技术还提供了一种基于前述芯片位置识别方法的芯片时序设定方法，所述方法包括如下步骤：芯片堆叠集成后，控制器驱动所述逻辑电路，按照预设顺序顺次改
变堆叠中各芯片的特征信号，以得到各芯片的特征信号标识位；芯片根据各自的特征信号标识位确定其在堆叠中的位置，并根据其在堆叠中的位置，通过编码器选择不同的延迟。
[0017]优选地，所述方法还包括：当控制器向堆叠中的任一芯片发送信号时，所述信号自底层芯片按照堆叠顺序顺次发送至目标芯片后，继续按照堆叠顺序发送至堆叠顶层芯片，所述顶层芯片发送返回信号，所述返回信号按照自顶层芯片向底层芯片的顺序返回至所述控制器，以使得所述返回信号的时间固定。
[0018]又优选地，所述方法还包括：当控制器向堆叠中的任一芯片发送信号时，所述信号自底层芯片按照堆叠顺序顺次发送至目标芯片后，所述目标芯片发送返回信号，所述返回信号自所述目标芯片向底层芯片的方向返回所述控制器。
[0019]由于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片位置识别方法，其特征在于，所述芯片位置识别方法包括如下步骤：在芯片堆叠前，根据芯片的预设堆叠数量为每级芯片配置至少一个特征信号电路的步骤S1； 为每级芯片的所述特征信号电路配置对应的逻辑电路，芯片堆叠上电后，每级芯片的所述逻辑电路根据前级芯片的输出信号，为其所在级芯片的至少一个特征信号电路中的特征信号赋值的步骤S2；每级芯片根据其的所述特征信号，确定其在堆叠中所处位置的步骤S3。2.根据权利要求1所述的芯片位置识别方法，其特征在于，在所述步骤S1中，所述特征信号构成长度至少为一位的序列，定义该序列为特征信号标识位，初始状态下，保持每一所述特征信号电路都通过第一电阻接地，以使得每一所述特征信号保持第一状态，当所述特征信号标识位内的所述特征信号都保持第一状态时，将所述特征信号标识位标识出的位置定义为第一位置。3.根据权利要求2所述的芯片位置识别方法，其特征在于，所述步骤S2中，每级芯片的所述逻辑电路根据前级输出信号，为其所在级芯片的至少一个特征信号电路中的特征信号赋值的步骤S2包括：当前级芯片的所述逻辑电路获取前级芯片的输出信号的步骤S21；所述逻辑电路根据前级芯片的输出信号，按照预设顺序驱动至少一个特征信号中特征信号处于第一状态的首个特征信号电路，并驱动其特征信号为第二状态，再将驱动的首个特征信号电路的所有前序特征信号电路的特征信号驱动为第一状态，以使得当前级芯片的所述特征信号标识位按照预设量变化，并得到当前级芯片的特征信号标识位，以及该特征信号标识位标识的第二位置的步骤S22；将当前级芯片的所述特征信号标识位输出至下一级芯片，并重复步骤S21至步骤22，直至得到底层芯片和/或顶层芯片的特征信号位的步骤S23。4.根据权利要求3所述的芯片位置识别方法，其特征在于，使得当前级芯片的所述特征信号标识位按照预设量变化的步骤具体为：当前芯片的所述特征信号标识位按照预设量实现增加或者减少，以使得堆叠后多个芯片的所述特征信号标识位呈递增或者递减序列。5.根据权利要求3或4所述的芯片位置识别方法，其特征在于，当前级芯片的所述逻辑电路获取前级芯片的输出信号的步骤S21中，还包括使得至少一个所述特征信号电路中的每一特征信号电路都通过连接第一电阻后接地的步骤，其中，若当前级芯片为...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：浙江力积存储科技有限公司，
类型：发明
国别省市：