时钟信号的占空比调整电路、芯片以及占空比调整方法技术

本发明专利技术提供一种时钟信号的占空比调整电路、芯片以及占空比调整方法，电路包括译码模块以及占空比调整模块，译码模块接收配置信号，基于配置信号生成控制信号；占空比调整模块连接译码模块，接收时钟信号，占空比调整模块基于控制信号对接收的时钟信号的上升沿或者下降沿延迟至少一个步进值，以产生调整后的时钟信号。本申请的占空比调整电路中，由于占空比调整电路的输入输出都是模拟信号，所以它的步进可以做的比较小，进而使得占空比调整电路的步进的线性度比较好；占空比调整电路的步进随工作电压，温度，以及工艺角变化很小，尤其是在较大尺寸工艺上想要实现高速时钟通路的占空比的调整，本申请的占空比调整电路是一个非常好的选择。非常好的选择。非常好的选择。

【技术实现步骤摘要】
时钟信号的占空比调整电路、芯片以及占空比调整方法


[0001]本专利技术涉及时钟信号调整
，尤其是涉及一种时钟信号的占空比调整电路、芯片以及占空比调整方法。

技术介绍

[0002]在高速DRAM产品的设计中，为了满足芯片速度的问题，需要在时钟通路上放置delay line来进行输入时钟占空比的调整。随着DRAM产品接口的升级，输入时钟的速度越来越高，对于delay line的步进的线性度要求也越来越高，同时要求delay line的步进随PVT变化尽可能地小。
[0003]目前高速DRAM产品中一般都采用数字delay line来完成时钟占空比的调整。数字delay line的工作原理主要是通过在反相器后面添加电容负载，由此改变时钟信号上升沿和下降沿的斜率，从而影响到时钟信号的传输延迟。随着工作电压，温度以及工艺的变化，这种数字delay line的步进变化很大，而且线性度也比较差。尤其是在一些较大尺寸的工艺上，想要通过数字delay line的方式来进行training或者duty cycle的调整，难度就变得非常大。

技术实现思路

[0004]本专利技术提供一种时钟信号的占空比调整电路、芯片以及占空比调整方法，本申请的占空比调整电路的步进的线性度好，适用于大芯片。
[0005]为解决上述技术问题，本专利技术提供的第一个技术方案为：提供一种时钟信号的占空比调整电路，包括：译码模块，接收配置信号，并基于配置信号生成控制信号；占空比调整模块，连接译码模块，并接收时钟信号，其中，占空比调整模块基于控制信号对接收的时钟信号的上升沿或者下降沿延迟至少一个步进值，以产生调整后的时钟信号。
[0006]其中，时钟信号包括互补的第一时钟信号和第二时钟信号；控制信号包括第一控制信号组和第二控制信号组；占空比调整模块基于第一时钟信号而产生与第一时钟信号互补的第一调整时钟信号，并基于第一控制信号组对第一调整时钟信号的上升沿延迟至少一个步进值；且占空比调整模块基于第二时钟信号而产生与第二时钟信号互补的第二调整时钟信号，并基于第二控制信号组对第二调整时钟信号的上升沿延迟至少一个步进值；其中，输出的调整后的时钟信号由第一调整时钟信号和第二调整时钟信号而确定，且输出的调整后的时钟信号的上升沿由第一调整时钟信号的上升沿而确定，输出的调整后的时钟信号的下降沿由第二调整时钟信号的上升沿而确定。
[0007]其中，占空比调整模块包括：第一占空比调整单元，连接译码模块以接收第一控制信号组，并接收第一时钟信号，以基于第一时钟信号产生第一调整时钟信号，并基于第一控制信号组对第一调整时钟信号的上升沿延迟至少一个步进值；第二占空比调整单元，连接译码模块以接收第二控制信号组，并接收第二时钟信号，以基于第二时钟信号产生第二调整时钟信号，并基于第二控制信号组对第二调整时钟信号的上升沿延迟至少一个步进值。
[0008]其中，第一占空比调整单元，包括：第一开关组，包括M个第一开关，以分别接收第一控制信号组中的控制信号；第二开关组，包括M个第二开关和第三开关，其中，每个第二开关和第三开关分别接收第一时钟信号，且每个第一开关与一个对应的第二开关串联在一起组成一个调整支路；M个调整支路分别并联，并与第三开关并联；其中，第三开关和第二开关用于基于第一时钟信号产生与第一时钟信号互补的第一调整时钟信号；第一开关配合第二开关，以用于基于第一控制信号组对第一调整时钟信号的上升沿延迟至少一个步进值。
[0009]其中，第二占空比调整单元，包括：第三开关组，包括N个第四开关，以分别接收第二控制信号组中的控制信号；第四开关组，包括N个第五开关和第六开关，其中，每个第五开关和第六开关分别接收第二时钟信号，且每个第四开关与一个对应的第五开关串联在一起组成一个调整支路；N个调整支路分别并联，并与第六开关并联；其中，第五开关和第六开关用于基于第二时钟信号而产生与第二时钟信号互补的第二调整时钟信号；第四开关配合第五开关，以用于基于第二控制信号组对第二调整时钟信号的上升沿延迟至少一个步进值。
[0010]其中，第一开关的个数M与第四开关的个数N相等。
[0011]其中，第二开关、第三开关、第五开关和第六开关的规格相同。
[0012]其中，占空比调整模块还进一步包括：尾电流调整单元，连接第一占空比调整单元和第二占空比调整单元，以调整占空比调整电路的尾电流。
[0013]其中，尾电流调整单元包括：第五开关组，包括多个第七开关，其中，每个第七开关接收尾电流调整控制信号组中的控制信号；第六开关组，包括多个第八开关，其中，每个第八开关分别接收偏置电压，每个第七开关与一个对应的第八开关串联构成一条尾电流调整支路，多个尾电流调整支路分别并联，以基于尾电流调整控制信号组中的控制信号而确定开启的尾电流调整支路，从而调整占空比调整电路的尾电流。
[0014]为解决上述技术问题，本专利技术提供的第二个技术方案为：提供一种芯片，包括：上述任意一项的时钟信号的占空比调整电路。
[0015]为解决上述技术问题，本专利技术提供的第三个技术方案为：提供一种时钟信号的占空比调整方法，包括：接收配置信号，并基于配置信号生成控制信号；接收时钟信号，基于控制信号对接收的时钟信号的上升沿或者下降沿延迟至少一个步进值，以产生调整后的时钟信号。
[0016]其中，控制信号包括第一控制信号组和第二控制信号组；接收时钟信号，基于控制信号对接收的时钟信号的上升沿或者下降沿延迟至少一个步进值，以产生调整后的时钟信号的步骤，包括：接收第一时钟信号，基于第一时钟信号而产生与第一时钟信号互补的第一调整时钟信号，并基于第一控制信号组对第一调整时钟信号的上升沿延迟至少一个步进值；接收第二时钟信号，基于第二时钟信号而产生与第二时钟信号互补的第二调整时钟信号，并基于第二控制信号组对第二调整时钟信号的上升沿延迟至少一个步进值；其中，第一时钟信号与第二时钟信号互补，输出的调整后的时钟信号由第一调整时钟信号和第二调整时钟信号而确定，且输出的调整后的时钟信号的上升沿由第一调整时钟信号的上升沿而确定，输出的调整后的时钟信号的下降沿由第二调整时钟信号的上升沿而确定。
[0017]本专利技术的有益效果，区别于现有技术的情况，本专利技术的时钟信号的占空比调整电路包括译码模块以及占空比调整模块，其中，译码模块，接收配置信号，并基于配置信号生成控制信号；占空比调整模块，连接译码模块，并接收时钟信号，其中，占空比调整模块基于
控制信号对接收的时钟信号的上升沿或者下降沿延迟至少一个步进值，以产生调整后的时钟信号。本申请的占空比调整电路中，由于占空比调整电路的输入输出都是模拟信号，所以它的步进可以做的比较小，进而使得占空比调整电路的步进的线性度比较好；占空比调整电路的步进随工作电压，温度，以及工艺角变化很小，尤其是在较大尺寸工艺上想要实现高速时钟通路的占空比的调整，本申请的占空比调整电路是一个非常好的选择。
附图说明
[0018]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟信号的占空比调整电路，其特征在于，包括：译码模块，接收配置信号，并基于所述配置信号生成控制信号；占空比调整模块，连接所述译码模块，并接收时钟信号，其中，所述占空比调整模块基于所述控制信号对接收的所述时钟信号的上升沿或者下降沿延迟至少一个步进值，以产生调整后的时钟信号。2.根据权利要求1所述的占空比调整电路，其特征在于，所述时钟信号包括互补的第一时钟信号和第二时钟信号；所述控制信号包括第一控制信号组和第二控制信号组；所述占空比调整模块基于所述第一时钟信号而产生与所述第一时钟信号互补的第一调整时钟信号，并基于所述第一控制信号组对所述第一调整时钟信号的上升沿延迟至少一个步进值；且所述占空比调整模块基于所述第二时钟信号而产生与所述第二时钟信号互补的第二调整时钟信号，并基于所述第二控制信号组对所述第二调整时钟信号的上升沿延迟至少一个步进值；其中，输出的所述调整后的时钟信号由所述第一调整时钟信号和所述第二调整时钟信号而确定，且输出的所述调整后的时钟信号的上升沿由所述第一调整时钟信号的上升沿而确定，输出的所述调整后的时钟信号的下降沿由所述第二调整时钟信号的上升沿而确定。3.根据权利要求2所述的占空比调整电路，其特征在于，所述占空比调整模块包括：第一占空比调整单元，连接所述译码模块以接收所述第一控制信号组，并接收所述第一时钟信号，以基于所述第一时钟信号产生所述第一调整时钟信号，并基于所述第一控制信号组对所述第一调整时钟信号的上升沿延迟至少一个步进值；第二占空比调整单元，连接所述译码模块以接收所述第二控制信号组，并接收所述第二时钟信号，以基于所述第二时钟信号产生所述第二调整时钟信号，并基于所述第二控制信号组对所述第二调整时钟信号的上升沿延迟至少一个步进值。4.根据权利要求3所述的占空比调整电路，其特征在于，所述第一占空比调整单元，包括：第一开关组，包括M个第一开关，以分别接收所述第一控制信号组中的控制信号；第二开关组，包括M个第二开关和第三开关，其中，每个所述第二开关和所述第三开关分别接收所述第一时钟信号，且每个所述第一开关与一个对应的第二开关串联在一起组成一个调整支路；M个所述调整支路分别并联，并与所述第三开关并联；其中，所述第三开关和所述第二开关用于基于所述第一时钟信号产生与所述第一时钟信号互补的所述第一调整时钟信号；所述第一开关配合所述第二开关，以用于基于所述第一控制信号组对所述第一调整时钟信号的上升沿延迟至少一个步进值。5.根据权利要求4所述的占空比调整电路，其特征在于，所述第二占空比调整单元，包括：第三开关组，包括N个第四开关，以分别接收所述第二控制信号组中的控制信号；第四开关组，包括N个第五开关和第六开关，其中，每个所述第五开关和所述第六开关分别接收所述第二时钟信号，且每个所述第四开关...

【专利技术属性】
技术研发人员：贾雪绒，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：