用于存储器装置的集中式DFE复位发生器制造方法及图纸

本申请涉及用于存储器装置的集中式DFE复位发生器。提供了包含被配置成对写入操作之间的周期进行计数的间同步码数据选通(DQS)计数器的系统和方法。所述间同步码DQS计数器包含被配置成生成判决反馈均衡器DFE复位启用信号的DFE复位掩模电路和被配置成生成用于DFE复位的定时信号的DFE复位定时发生器。所述系统和方法还包含DFE复位发生器，所述DFE复位发生器被配置成：从所述间同步码DQS计数器接收所述DFE复位启用电路和所述定时信号；使用所述DFE复位启用信号和所述定时信号来生成用于多个DQS相位的DFE复位信号；并且将所述DFE复位信号传输到所述多个DQS相位。信号传输到所述多个DQS相位。信号传输到所述多个DQS相位。

【技术实现步骤摘要】
用于存储器装置的集中式DFE复位发生器


[0001]本公开的实施例总体上涉及用于存储器装置的判决反馈均衡器(DFE)领域。更具体地，本公开的实施例涉及使用集中式DFE复位发生器复位DFE的抽头。

技术介绍

[0002]半导体装置(例如，存储器装置)利用定时以及数据信号、数据选通和/或其它信号的相移来执行操作(例如，写入操作)。DFE可以用于维持多个(例如，4个)先前数据位的缓冲器以提高解释当前位是高还是低的准确性。例如，如果DFE已经存储了4个先前低数据位，则数据线(DQ)将处于较低的电压电平，并且当前数据位应被解释为相对于所述电平为逻辑高或低电平。这些多抽头DFE输入缓冲器用于允许分辨较小的外部数据眼。但是，在每个DQ中包含DFE复位发生器可能会消耗裸片空间和/或用于存储器装置的功率。
[0003]本公开的实施例可以涉及上文阐述的问题中的一或多个问题。

技术实现思路

[0004]一方面，本申请涉及一种存储器装置，所述存储器装置包括：间同步码数据选通(DQS)计数器，所述间同步码DQS计数器被配置成对写入操作之间的周期进行计数，其中所述间同步码DQS计数器包括：判决反馈均衡器(DFE)复位掩模电路，所述DFE复位掩模电路被配置成生成DFE复位启用信号；以及DFE复位定时发生器，所述DFE复位定时发生器被配置成生成用于DFE复位的定时信号；DFE复位发生器，所述DFE复位发生器被配置成：从所述间同步码DQS计数器接收所述DFE复位启用信号和所述定时信号；使用所述DFE复位启用信号和所述定时信号来生成用于多个DQS相位的DFE复位信号；并且将所述DFE复位信号传输到所述多个DQS相位。
[0005]另一方面，本申请涉及一种半导体装置，所述半导体装置包括：集中式判决反馈均衡器(DFE)复位发生器，所述集中式DFE复位发生器被配置成：生成多个DFE复位信号；并且将所述多个DFE复位信号传输到多个数据选通(DQS)相位以控制是否复位所述多个DQS相位的相应DFE；以及位于所述多个DQS相位中的多个缓冲和斩波电路，其中所述多个缓冲和斩波电路中的每个缓冲和斩波电路被配置成接收：数据输入缓冲信号，以选择性地引起相应DFE的DFE复位的持续启用；以及所述多个DFE复位信号中的相应DFE复位信号，以至少部分地基于所述相应DFE复位信号来选择性地复位所述相应DFE。
[0006]另一方面，本申请涉及一种方法，所述方法包括：在间同步码DQS计数器处生成判决反馈均衡器(DFE)复位启用信号和定时信号；将所述DFE复位启用信号和所述定时信号传输到DFE复位发生器；使用所述DFE复位发生器生成用于存储器装置的多个数据选通(DQS)相位的DFE复位信号；以及使用所述DFE复位信号选择性地复位所述多个DQS相位的DFE。
附图说明
[0007]图1是展示了根据实施例的具有判决反馈均衡器(DFE)电路系统的存储器装置的
某些特征的简化框图，所述DFE电路系统包含确定存储器装置所接收的数据的电平的DFE并且包含DFE复位电路系统；
[0008]图2是根据实施例的图1的DFE复位电路系统的示意图，所述DFE复位电路系统包含控制何时启用DFE复位的DFE复位掩模、控制对复位的定时的DFE复位定时信号发生器以及使用DFE复位启用信号和定时信号来生成DFE复位信号并将DFE复位信号分配到DQ相位的DFE复位发生器；
[0009]图3是根据实施例的图2的DFE复位掩模的示意图，所述DFE复位掩模生成用于选择性地启用DFE复位的DFE复位启用信号；
[0010]图4是根据实施例的图2的DFE复位定时发生器的示意图，所述DFE复位定时发生器生成用于DFE复位的定时信号；
[0011]图5是根据实施例的DFE复位定时和抑制电路的示意图，所述DFE复位定时和抑制电路在DFE复位掩模信号有效时抑制来自图4的DFE复位定时信号；
[0012]图6是根据实施例的DFE复位发生器的示意图，所述DFE复位发生器使用来自图5的定时电路的延迟的定时信号来生成DFE复位信号；
[0013]图7是根据实施例的缓冲和斩波电路的示意图，所述缓冲和斩波电路之一可以位于图1的存储器装置的每个DQS相位中以从图6的复位发生器接收相应的DFE复位信号来针对DQS相位复位DFE；并且
[0014]图8是根据实施例的可以由示出来自DFE复位发生器的DFE复位信号的图1的存储器装置使用的时序图。
具体实施方式
[0015]下面将描述一或多个具体实施例。为了提供对这些实施例的简明描述，说明书中未描述实际实施方案的所有特征。应了解的是，在任何这种实际实施方案的开发中，如在任何工程或设计方案中，必须作出大量实施方案特定的决定以实现开发者的特定目标，如符合系统相关的和商业相关的约束，所述目标可以因实施方案而变化。此外，应了解的是，这种开发努力可能复杂且耗时，但是这对受益于本公开的普通技术人员而言仍是设计、生产和制造上的例行工作。
[0016]判决反馈均衡器(DFE)可以利用DFE缓冲器来跟踪先前的数据级以解释传入的数据级。在写入操作之间，可以使用DFE复位电路系统将此DFE缓冲器复位成DFE缓冲器中的初始状态(例如，所有高或低值)。此外，DFE复位电路系统在并行器中的每个数据(DQ)线内可以是集中式而不是分布式。使用集中式DFE复位电路系统，可以针对多个位(例如，每个字节一次)在中心生成DFE复位，以相对于在多个DQ的多个相位中利用局部化DFE复位发生器的存储器装置节省DFE复位电路系统所消耗的功率和裸片大小。
[0017]现在转向附图，图1是展示了存储器装置10的某些特征的简化框图。具体地，图1的框图是展示了存储器装置10的某些功能的功能框图。根据一个实施例，存储器装置10可以是DDR5 SDRAM装置。与先前几代DDR SDRAM相比，DDR5 SDRAM的各个特征允许降低的功率消耗、更多的带宽和更大的存储容量。
[0018]存储器装置10可以包含多个存储器库12。例如，存储器库12可以是DDR5 SDRAM存储器库。存储器库12可以设置在一或多个芯片(例如，SDRAM芯片)上，所述一或多个芯片布
置在双列直插式存储器模块(DIMMS)上。如将了解的，每个DIMM可以包含多个SDRAM存储器芯片(例如，x8或x16存储器芯片)。每个SDRAM存储器芯片可以包含一或多个存储器库12。存储器装置10表示单个存储器芯片(例如，SDRAM芯片)的具有多个存储器库12的部分。对于DDR5，存储器库12可以被进一步布置成形成库组。例如，对于8千兆字节(Gb)的DDR5 SDRAM，存储器芯片可以包含被布置到8个库组的16个存储器库12，每个库组包含2个存储器库。例如，对于16Gb的DDR5 SDRAM，存储器芯片可以包含被布置到8个库组的32个存储器库12，每个库组包含4个存储器库。存储器库12在存储器装置10上的各种其它配置、组织和大小可以根据整个系统的应用和设计而利用。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：间同步码数据选通(DQS)计数器，所述间同步码DQS计数器被配置成对写入操作之间的周期进行计数，其中所述间同步码DQS计数器包括：判决反馈均衡器DFE复位掩模电路，所述DFE复位掩模电路被配置成生成DFE复位启用信号；以及DFE复位定时发生器，所述DFE复位定时发生器被配置成生成用于DFE复位的定时信号；DFE复位发生器，所述DFE复位发生器被配置成：从所述间同步码DQS计数器接收所述DFE复位启用信号和所述定时信号；使用所述DFE复位启用信号和所述定时信号来生成用于多个DQS相位的DFE复位信号；并且将所述DFE复位信号传输到所述多个DQS相位。2.根据权利要求1所述的存储器装置，其中所述DFE复位信号被配置成驱动针对所述存储器装置的预取的第一半的DFE复位。3.根据权利要求2所述的存储器装置，其中所述预取包括16位，并且所述DFE复位信号被配置成驱动针对一字节的DFE复位。4.根据权利要求3所述的存储器装置，其包括所述DFE复位发生器所位于的裸片，其中所述存储器装置包括安置在所述裸片上的另外的DFE复位发生器，其中所述另外的DFE复位发生器被配置成传输被配置成驱动针对所述预取的第二半的DFE复位的另外的DFE复位信号。5.根据权利要求4所述的存储器装置，其中所述预取包括16位，所述DFE复位信号被配置成驱动针对第一字节的DFE复位，并且所述另外的DFE复位信号被配置成驱动针对第二字节的DFE复位。6.根据权利要求1所述的存储器装置，其中所述存储器装置被配置成使用所述间同步码DQS计数器来阻止在写入操作的写入后同步码之后并且在后续写入操作的写入前同步码之前能够在未知DQS区域中生成的伪DQS信号。7.根据权利要求1所述的存储器装置，其中所述DFE复位发生器位于所述多个DQS相位之间。8.根据权利要求7所述的存储器装置，其中所述多个DFE复位信号中的复位信号的第一副本传输到在所述DFE复位发生器的第一侧的第一DQS相位，并且所述复位信号的第二副本传输到在所述DFE复位发生器的第二侧的第二DQS相位，其中所述第一DQS相位和所述第二DQS相位对应于所述DFE复位发生器的相对侧上的类似相位。9.根据权利要求1所述的存储器装置，其包括延迟电路，所述延迟电路被配置成在所述DFE复位发生器中使用以生成所述DFE复位信号之前延迟所述定时信号。10.根据权利要求9所述的存储器装置，其中所述DFE复位发生器包括所述延迟电路并且被配置成至少部分地基于所述DFE复位启用信号来选择性地延迟所述定时信号。11.一种半导体装置，其包括：集中式判决反馈均衡器DFE复位发生器，所述集中式DFE复位发生器被配置成：生成多个DFE复位信号；并且将所述多个DFE复...

【专利技术属性】
技术研发人员：W，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：