三维堆叠存储器架构及其处理方法、存储器技术

本公开的实施例提供一种三维堆叠存储器架构及其处理方法、存储器。所述三维堆叠存储器架构包括：N个存储阵列层，每个存储阵列层包括M个存储阵列、H个RAS反馈电路及M个硅通孔；逻辑控制层，N个存储阵列层沿竖直方向依次堆叠在逻辑控制层上。每个存储阵列层中的M个存储阵列划分为H个存储阵列组，分别对应连接于该层中的H个RAS反馈电路；在每个RAS反馈电路对应连接的存储阵列组中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；在同一垂直方向上相同的存储阵列中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；相邻存储阵列层中的RAS反馈电路之间通过硅通孔连接至逻辑控制层；，且当M/N有余数时a=1，当M/N无余数时a=0。

【技术实现步骤摘要】

本公开的实施例涉及集成电路，具体地涉及一种三维堆叠存储器架构及其处理方法、存储器。

技术介绍

1、dram（dynamic random access memory，动态随机存储器），是一种常用的存储器。存储单元由一个晶体管和一个电容组成，多个基本存储单元构成了存储阵列。如图1所示，每条字线和位线上都连接着多个存储单元，水平方向为字线，垂直方向为位线，字线和位线不相连。当字线为高电平时，存储单元中的晶体管导通，电容和位线连接，存储在电容中的数据通过位线进行传输。

2、当dram芯片采用三维堆叠技术设计时，其结构如图2所示，上面为存储阵列层，逻辑控制电路在最底层，层与层之间的信号通道通过硅通孔（through silicon vias，tsv）（图中未示）垂直互连技术实现，以传输堆叠芯片在垂直方向上的信号。另外，在dram芯片中还加入了一些保护电路，例如ras（rowaddress select，行选信号）反馈电路，ras反馈信号在每个存储阵列中都存在，且独立运行。通过硅通孔将ras反馈信号由上至下传输至逻辑控制电路，为了避免当前层的硅通孔损坏后本文档来自技高网...

【技术保护点】

1.一种三维堆叠存储器架构，其特征在于，包括：

2.根据权利要求1所述的三维堆叠存储器架构，其特征在于，当M/N无余数时，每个存储阵列层中的每M/N个存储阵列为一组，当M/N有余数时，每个存储阵列层中的每个存储阵列为一组，余数个存储阵列为一组。

3.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述N个存储阵列层中的每一个存储阵列层的布局相同。

4.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述N个存储阵列层中的相同的存储阵列布局在同一垂直方向上。

5.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述N个存储阵列层中...

【技术特征摘要】

1.一种三维堆叠存储器架构，其特征在于，包括：

2.根据权利要求1所述的三维堆叠存储器架构，其特征在于，当m/n无余数时，每个存储阵列层中的每m/n个存储阵列为一组，当m/n有余数时，每个存储阵列层中的每个存储阵列为一组，余数个存储阵列为一组。

3.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述n个存储阵列层中的每一个存储阵列层的布局相同。

4.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述n个存储阵列层中的相同的存储阵列布局在同一垂直方向上。

5.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述n个存储阵列层中的对应连接于相同存储...

【专利技术属性】
技术研发人员：汪佳峰，
申请(专利权)人：浙江力积存储科技有限公司，
类型：发明
国别省市：