用于减少干扰的读取和写入操作的定时及相关装置、系统和方法制造方法及图纸

本申请涉及用于减少干扰的读取和写入操作的定时及相关装置、系统和方法。一种装置可包含第一DQ引脚、第二DQ引脚和输出电路。所述输出电路可配置成基于定时模式，在所述第一DQ引脚处提供第一信号，并在所述第二DQ引脚处提供第二信号。在一些实施例中，基于所述定时模式，所述输出电路可配置成相对于所述第二信号延迟所述第一信号，使得所述第一信号的上升和下降边沿不与所述第二信号的上升和下降边沿一致。在这些或其它实施例中，所述装置可进一步包含模式寄存器，其中所述第一信号的转换速率至少部分地基于所述模式寄存器的值。还公开相关联的系统和方法。相关联的系统和方法。相关联的系统和方法。

【技术实现步骤摘要】
用于减少干扰的读取和写入操作的定时及相关装置、系统和方法
[0001]优先权申请
[0002]本申请要求2020年12月1日提交的第17/108,850号美国专利申请“用于减少干扰的读取和写入操作的定时及相关装置、系统和方法(TIMING OF READ AND WRITE OPERATIONS TO REDUCE INTERFERENCE,AND RELATED DEVICES,SYSTEMS,AND METHODS)”的提交日的权益。


[0003]本公开的实施例涉及存储器装置。更确切地说，各种实施例涉及存储器装置中的读取和写入操作的定时，并涉及相关方法、装置和系统。

技术介绍

[0004]存储器装置通常提供为计算机或其它电子系统中的内部的基于半导体的集成电路。存在许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双数据速率存储器(DDR)、低功率双数据速率存储器(LPDDR)、相变存储器(PCM)和快闪存储器。

技术实现思路

[0005]本公开的一或多个实施例可包含一种装置。所述装置可包含第一引脚、第二引脚和输出电路。所述输出电路可配置成基于定时模式在所述第一引脚处提供第一信号，并基于所述定时模式在所述第二引脚处提供第二信号。所述定时模式可指示以下中的一个或两个：所述第一信号和所述第二信号之间的延迟，及所述第一信号和所述第二信号中的至少一个的转换速率。
[0006]本公开的一或多个实施例可包含一种系统。所述系统可包含存储器装置和主机。所述存储器装置可包含第一引脚、第二引脚和输出电路。所述输出电路可配置成基于定时模式生成数个信号，所述定时模式指示以下中的一个或两个：所述数个信号中的至少两个信号之间的延迟，及所述数个信号的转换速率。所述主机可包含以通信方式耦合到所述存储器装置的所述第一引脚的第三引脚、以通信方式耦合到所述存储器装置的所述第二引脚的第四引脚，及输入电路。所述输入电路可配置成接收所述第一信号并接收所述第二信号。
[0007]本公开的一或多个实施例可包含一种方法。所述方法可包含基于存储器装置的模式寄存器的至少一个位的值，确定用于所述存储器装置的信号传输的定时模式。所述方法还可包含基于所述定时模式在所述存储器装置的第一DQ引脚处提供第一信号。所述方法还可包含基于所述定时模式在所述存储器装置的第二DQ引脚处提供第二信号。
附图说明
[0008]尽管本公开利用确切地指出且清楚地要求特定实施例的权利要求进行总结，但本公开范围内的实施例的各种特征和优势可在结合附图阅读时根据以下描述更轻松地确定，在附图中：
[0009]图1是根据本公开的至少一个实施例的示出实例存储器装置的功能框图。
[0010]图2是根据本公开的至少一个实施例的示出实例存储器系统的功能框图。
[0011]图3是示出DQ信号的定时模式的时序图。
[0012]图4是根据本公开的至少一个实施例的示出DQ信号的实例定时模式的时序图。
[0013]图5是根据本公开的至少一个实施例的示出DQ信号的另一实例定时模式的时序图。
[0014]图6是根据本公开的至少一个实施例的示出DQ信号的又一实例定时模式的时序图。
[0015]图7是根据本公开的至少一个实施例的示出实例方法的流程图。
[0016]图8是根据本公开的至少一个实施例的示出实例存储器系统的简化框图。
[0017]图9是根据本公开的至少一个实施例的示出实例电子系统的简化框图。
具体实施方式
[0018]存储器装置可包含多个输入/输出(DQ)引脚。存储器装置可配置成在所述多个DQ引脚中的一或多个处提供信号(例如，响应于读取命令)。并且，存储器装置可配置成在所述多个DQ引脚中的一或多个处接收信号(例如，响应于写入命令)。
[0019]提供给存储器装置和从存储器装置接收的信号可由两个值(例如，低电压值和高电压值)编码。默认地，存储器装置(和/或与存储器装置通信的主机)可配置成生成具有急剧上升和下降边沿(即，具有短上升和下降时间)的信号，例如，以提供大的数据眼开度(data eye opening)。数据眼开度可与信号保持值的持续时间有关。大的数据眼开度可允许更长的读取持续时间。
[0020]不幸的是，急剧的上升和下降信号边沿可导致电磁发射。电磁发射可干扰其它(例如，附近)装置或组件。在本公开中，来自某一装置的电磁发射可以称为电磁干扰(EMI)，例如，从其它装置或组件的角度来看。急剧上升和下降信号边沿可导致比较平的上升和下降信号边沿更多的EMI。
[0021]具有同时上升和下降边沿(特别是急剧上升和下降边沿)的多个信号(例如，在多个DQ引脚上)可产生比单个信号的急剧上升和下降边沿更多的EMI。因此，在包含多个DQ引脚的存储器装置处同时接收多个信号或从其同时发送多个信号(例如，在写入或读取操作期间)可产生比单个信号或比具有较平上升和下降边沿的多个信号更多的EMI。
[0022]本公开的一或多个装置和/或系统可根据一或多个可减少EMI的定时模式操作。EMI可导致无线通信问题，例如，和根据电气电子工程师学会(IEEE)标准802.11的无线通信。另外，EMI可导致印刷电路板(PCB)上的信令问题，因为PCB上的迹线可像天线那样起作用。因此，减少EMI可改进包含本公开的装置和/或系统的系统和/或系统组件的操作。例如，包含根据本公开的一或多个定时模式操作的装置的系统因为EMI出现故障的可能性比包含另一装置的系统更低。
[0023]相比于常规装置、系统和方法，本文中所描述的一些实施例可减小信令的转换速率。相比于由常规装置、系统和方法生成的EMI，减小的转换速率可产生减小的EMI。在一些实施例中，转换速率可基于模式寄存器的至少一个位的值。例如，存储器装置可包含模式寄存器，其包含至少一个位来存储值，所述值可以理解为设置存储器装置的至少一些DQ引脚处的信号的转换速率的指令。
[0024]另外或替代地，一些实施例可相对于存储器装置的第二DQ引脚处的第二信号偏斜存储器装置的第一DQ引脚处的第一信号。相比于常规装置、系统和方法，经偏斜信号可产生减小的EMI。例如，存储器装置可配置成相对于其它DQ引脚处的其它信号偏斜每个DQ引脚处的每个信号。所得的相互偏斜的信号可产生少于未偏斜信号将造成的EMI。另外，相比于未偏斜信号，经偏斜信号可能不太受串扰影响。例如，在多个传输器传输到单个接收器的情况下，偏斜传输器(或来自传输器的信号)可在接收器处产生更好的信令。
[0025]本文中所描述的一些实施例可配置成在一或多个引脚(例如，DQ引脚)处单独地设置或调整信令。例如，一些实施例可配置成为每个DQ引脚单独地设置偏斜。这些或其它实施例可包含配置成为每个DQ引脚存储值的模式寄存器。这些或其它实施例可配置成读取每个DQ引脚的所存储值，并基于所存储值设置每个D本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其包括：第一引脚；第二引脚；以及输出电路，其配置成：基于定时模式在所述第一引脚处提供第一信号；且基于所述定时模式在所述第二引脚处提供第二信号，所述定时模式指示以下中的一个或两个：所述第一信号和所述第二信号之间的延迟，及所述第一信号和所述第二信号中的至少一个的转换速率。2.根据权利要求1所述的装置，其中，基于所述定时模式，所述输出电路配置成相对于所述第二信号延迟所述第一信号，使得所述第一信号的上升和下降边沿不与所述第二信号的上升和下降边沿一致。3.根据权利要求2所述的装置，其中所述装置进一步包括模式寄存器，且所述输出电路配置成基于所述模式寄存器的至少一个位的第一值和所述模式寄存器的至少一个其它位的第二值，相对于所述第二信号延迟所述第一信号，所述第一值与所述第一引脚有关，所述第二值与所述第二引脚有关。4.根据权利要求2所述的装置，其中所述装置包括以通信方式耦合到主机的存储器装置，其中所述第一信号指示由所述存储器装置存储的一或多个第一值，并且其中所述第二信号指示由所述存储器装置存储的一或多个第二值。5.根据权利要求2所述的装置，其中所述装置包括以通信方式耦合到存储器装置的主机，其中所述第一信号指示要由所述存储器装置存储的一或多个第一值，且所述第二信号指示要由所述存储器装置存储的一或多个第二值。6.根据权利要求2所述的装置，其中所述装置包括配置成以通信方式耦合到存储器装置的主机，其中所述第一引脚包括第一地址引脚，其中所述第二引脚包括第二地址引脚，其中所述第一信号指示所述存储器装置的存储器地址；并且其中所述第二信号指示所述存储器装置的所述存储器地址。7.根据权利要求2所述的装置，其中所述装置配置成以通信方式耦合到第二装置，所述第二装置包括：第三引脚，其以通信方式耦合到所述第一引脚；第四引脚，其以通信方式耦合到所述第二引脚；以及输入电路，其配置成：接收所述第一信号；接收所述第二信号；基于所述第一信号的接收，确定所述第三引脚的第二定时模式；基于所述第二信号的接收，确定所述第四引脚的第三定时模式；基于所述第二定时模式，在所述第三引脚处接收第三信号；且基于所述第三定时模式，在所述第四引脚处接收第四信号。8.根据权利要求7所述的装置，其中：所述第一信号包括第一训练信号；所述第二信号包括第二训练信号；
所述第三信号指示由存储器装置存储或要由存储器装置存储的一或多个第一值；且所述第四信号指示由所述存储器装置存储或要由所述存储器装置存储的一或多个第二值。9.根据权利要求1所述的装置，所述装置进一步包括模式寄存器，其中基于所述定时模式，所述第一信号的第一转换速率和所述第二信号的第二转换速率至少部分地基于所述模式寄存器的至少一个位的至少一个值。10.根据权利要求9所述的装置，其中所述第一转换速...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：