【技术实现步骤摘要】
本专利技术涉及半导体领域，特别是涉及一种动态随机存储器读写操作结构。
技术介绍
1、当动态随机存储器（dram）在进行“读”或者“写”操作时，首先需要通过“激活”命令打开字线，使存储单元的存储信息传到位线上，通过对比存储单元的电荷电压和位线上的参考电压来识别存储单元的存储信息，又因为存储单元的电容较小，对位线参考电压的改变比较小，为了提高信号质量并减少干扰，所以需要用感测放大器电路对存储单元传到位线的信号进行差分放大。感测放大器的作用是感测、放大以及刷新存储单元中的数据值。现有的动态随机存储器（dram），在“激活”命令之后的下一个命令无论是“读”或者“写”，为了快速放大位线的电压差，通常会选择两种不同电压的电源给感测放大器供电，首先会打开电压较高的过驱动电压给感测放大器供电,快速放大位线电压差，然后再关闭电压较高的过驱动电压，同时打开电压较低的驱动电压供电。
2、实际应用中，“激活”命令后，在进行“读”操作时，为了满足时序的要求，需要快速放大位线的电压差，但是在进行“写”操作时，并不需要快速的放大位线的电压差。但是，现有技术中，在“激活”命令后无论是“读”操作还是“写”操作都快速放大电压差，这种方式会增加存储器的功耗。参见图1以及图2，其中，图1为现有的动态随机存储器（dram）的感测放大器及其电压控制电路，图2为现有的动态随机存储器（dram）在进行“读”或者“写”操作时控制信号的时序。通过图2可见，读写操作时，过驱动电压都会对感测放大器进行供电，进而对造成功耗的增加。
3、另一方面，过驱动电压给感测
4、因此有必要设计一种新型的感测放大器供电结构，使得动态随机存储器在进行“读”或者“写”操作时可以有效的降低功耗。
技术实现思路
1、本专利技术的目的在于提供一种动态随机存储器读写操作结构，能够使动态随机存储器在进行“读”或者“写”操作时，只有在需要使用过驱动电压为感测放大器进行供电时才会开启过驱动电压供电，降低感测方法器的使用功耗。
2、为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种动态随机存储器读写操作结构，包括为感测放大器进行供电的电压模块，所述电压模块包括过驱动电压模块以及驱动电压模块；
3、所述驱动电压模块以及过驱动电压模块上均设置有开关器件；
4、命令组合电路，包括与驱动电压开关器件连接的驱动电压控制电路、与过驱动电压开关器件连接的过驱动电压控制电路；所述驱动电压控制电路、过驱动电压控制电路产生用以触发所述开关器件导通的驱动电压控制信号以及过驱动电压控制信号以及接地控制信号。该技术方案的有益效果在于，对感测放大器进行供电的驱动电压以及过驱动电压的电路上均设置了开关器件，并且通过命令组合电路，依据时序的要求，依次产生驱动电压控制信号以及过驱动电压控制信号对驱动电压开关器件以及过驱动电压开关器件进行触发控制。命令组合电路根据“读”、“写”命令的需要，产生控制信号，进而选择使用不同模式的电源对感测放大器进行供电，能有效的减少感测放大器的功耗。
5、所述命令组合电路还包括与感测放大器接地端上接地开关连接的接地控制电路；所述接地控制电路产生触发接地开关导通的接地控制信号。
6、所述过驱动电压控制电路包括激活命令输入端以及读命令输入端；
7、所述激活命令输入端经过激活命令处理电路处理后与读命令共同输入至第一与门电路，所述第一与门电路产生读命令输出信号，所述读命令输出信号输入至第一rs锁存器的s（set）输入端，第一rs锁存器的q输出端输出过驱动电压控制信号；
8、所述第一rs锁存器的r（reset）输入端与连接读命令输出信号的第一延时电路连接。
9、所述激活命令处理电路还包括第二rs锁存器，所述第二rs锁存器的s（set）输入端输入激活信号，连接激活信号的第二延时电路输入至第二rs锁存器的r（reset）输入端；
10、所述第二rs锁存器的q输出端连接至第一与门电路。
11、所述第一延时电路包括第一或门电路，所述第二延时电路包括第二或门电路；所述第一或门电路的一输入端输入经过第一延时器处理过的激活信号；
12、所述第二或门电路的一输入端输入经过第二延时器处理过的激活信号；
13、所述第一或门电路以及第二或门电路的另一输入端输入重置信号。
14、所述接地控制电路包括第三rs锁存器，连接激活信号的第三延时电路输入端连接至所述第三rs锁存器的s（set）输入端；
15、所述第三rs锁存器的r（reset）输入端连接重置信号电路；
16、所述第三rs锁存器的q输出端连接至所述接地开关。
17、所述重置信号电路包括输入端依次输入预充电信号以及重置信号的第三或门电路。
18、所述第三延时电路设置有第三延时器，所述第三延时电路产生的延时时间是激活命令触发起始时间与写命令或读命令产生的时间差。
19、所述驱动电压控制电路包括第二与门电路，所述第一rs锁存器的qb输出端以及第三rs锁存器的q输出端分别连接至第二与门电路的输入端，所述第二与门电路输出端产生驱动电压控制信号。
20、所述过驱动电压模块包括电压比较电路、为过驱动电压电路充电的电源电压以及在过驱动电压电路与电源电压连接的通路上设置的电源电压开关器件；
21、所述电压比较电路包括过驱动电压比较器，所述过驱动电压比较器的输入端分别输入过驱动电压参考电压以及过驱动电压；
22、所述过驱动电压比较器通过过驱动电压充电信号控制电路产生的过驱动电压充电信号触发；
23、所述过驱动电压充电信号控制电路连接至命令组合电路的第一rs锁存器的qb输出端。
24、所述过驱动电压比较器为低电平触发。
25、电源电压与过驱动电压电路连接通路的延伸段接地，所述延伸段设置有电阻器；
26、所述过驱动电压电路设置有接地电容。
27、所述驱动电压开关器件、过驱动电压开关器件、电源电压开关器件以及接地开关均为nmos开关管。
28、本专利技术的有益效果是：1、对感测放大器进行供电的驱动电压以及过驱动电压的电路上均设置了开关器件，并且通过命令组合电路，依据时序的要求，依次产生驱动电压控制信号以及过驱动电压控制信号对驱动电压开关器件以及过驱动电压开关器件进行触发控制。命令组合电路根据“读”、“写”命令的需要，产生控制信号，进而选择使用不同模式的电源对感测放大器进行供电，能有效的减少感测放大器的功耗。
29、2、通过过驱动电压比较器控制电源电压为本文档来自技高网...
【技术保护点】
1.一种动态随机存储器读写操作结构，包括为感测放大器进行供电的电压模块，其特征在于，所述电压模块包括过驱动电压模块以及驱动电压模块；
2.根据权利要求1所述的一种动态随机存储器读写操作结构，其特征在于，所述命令组合电路还包括与感测放大器接地端上接地开关连接的接地控制电路；所述接地控制电路产生触发接地开关导通的接地控制信号。
3.根据权利要求2所述的一种动态随机存储器读写操作结构，其特征在于，所述过驱动电压控制电路包括激活命令输入端以及读命令输入端；
4.根据权利要求3所述的一种动态随机存储器读写操作结构，其特征在于，所述激活命令处理电路还包括第二RS锁存器，所述第二RS锁存器的S（Set）输入端输入激活信号，连接激活信号的第二延时电路输入至第二RS锁存器的R（Reset）输入端；
5.根据权利要求4所述的一种动态随机存储器读写操作结构，其特征在于，所述第一延时电路包括第一或门电路，所述第二延时电路包括第二或门电路；所述第一或门电路的一输入端输入经过第一延时器处理过的激活信号；
6.根据权利要求4所述的一种动态随机存储器读
7.根据权利要求6所述的一种动态随机存储器读写操作结构，其特征在于，所述重置信号电路包括输入端依次输入预充电信号以及重置信号的第三或门电路。
8.根据权利要求6所述的一种动态随机存储器读写操作结构，其特征在于，所述第三延时电路设置有第三延时器，所述第三延时电路产生的延时时间是激活命令触发起始时间与写命令或读命令产生的时间差。
9.根据权利要求3所述的一种动态随机存储器读写操作结构，其特征在于，所述驱动电压控制电路包括第二与门电路，所述第一RS锁存器的QB输出端以及第三RS锁存器的Q输出端分别连接至第二与门电路的输入端，所述第二与门电路输出端产生驱动电压控制信号。
10.根据权利要求3所述的一种动态随机存储器读写操作结构，其特征在于，所述过驱动电压模块包括电压比较电路、为过驱动电压电路充电的电源电压以及在过驱动电压电路与电源电压连接的通路上设置的电源电压开关器件；
11.根据权利要求10所述的一种动态随机存储器读写操作结构，其特征在于，所述过驱动电压比较器为低电平触发。
12.根据权利要求11所述的一种动态随机存储器读写操作结构，其特征在于，电源电压与过驱动电压电路连接通路的延伸段接地，所述延伸段设置有电阻器；
13.根据权利要求10所述的一种动态随机存储器读写操作结构，其特征在于，所述驱动电压开关器件、过驱动电压开关器件、电源电压开关器件以及接地开关均为NMOS开关管。
...【技术特征摘要】
1.一种动态随机存储器读写操作结构，包括为感测放大器进行供电的电压模块，其特征在于，所述电压模块包括过驱动电压模块以及驱动电压模块；
2.根据权利要求1所述的一种动态随机存储器读写操作结构，其特征在于，所述命令组合电路还包括与感测放大器接地端上接地开关连接的接地控制电路；所述接地控制电路产生触发接地开关导通的接地控制信号。
3.根据权利要求2所述的一种动态随机存储器读写操作结构，其特征在于，所述过驱动电压控制电路包括激活命令输入端以及读命令输入端；
4.根据权利要求3所述的一种动态随机存储器读写操作结构，其特征在于，所述激活命令处理电路还包括第二rs锁存器，所述第二rs锁存器的s（set）输入端输入激活信号，连接激活信号的第二延时电路输入至第二rs锁存器的r（reset）输入端；
5.根据权利要求4所述的一种动态随机存储器读写操作结构，其特征在于，所述第一延时电路包括第一或门电路，所述第二延时电路包括第二或门电路；所述第一或门电路的一输入端输入经过第一延时器处理过的激活信号；
6.根据权利要求4所述的一种动态随机存储器读写操作结构，其特征在于，所述接地控制电路包括第三rs锁存器，连接激活信号的第三延时电路输入端连接至所述第三rs锁存器的s（set）输入端；
7.根据权利要求6所述的一种动态随机存储器读写操作结构，其...
【专利技术属性】
技术研发人员：金峻虎，何坤，马骏梁，
申请(专利权)人：浙江力积存储科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。