堆叠封装体制造技术

本实用新型专利技术提供一种堆叠封装体，所述堆叠封装体包括：第一芯片和第二芯片，所述第一芯片的有源层和所述第二芯片的有源层相对；第一互连结构，所述第一互连结构设置于所述第一芯片和所述第二芯片之间，且电性连接所述第一芯片的有源层和所述第二芯片的有源层；至少一个导体柱，每一导体柱的一端电性连接所述第一芯片的有源层；以及塑封层，所述塑封层包覆所述第一芯片的至少一个表面、所述第二芯片的周边和所述至少一个导体柱；其中，所述塑封层为半固化片塑封层；且所述第二芯片背离所述第一芯片的背面、所述塑封层背离所述第一芯片的顶面和每一导体柱背离所述第一芯片的端面齐平。和每一导体柱背离所述第一芯片的端面齐平。和每一导体柱背离所述第一芯片的端面齐平。

Stacked packages

【技术实现步骤摘要】
堆叠封装体


[0001]本技术属于半导体封装
，特别关于一种堆叠封装体。

技术介绍

[0002]随着电子器件的不断飞速增长，半导体封装的趋势朝向封装体积更小、封装厚度更薄而变化。其中，先进封装技术中3D堆叠封装通常能够获得封装体积更小的封装体。3D堆叠封装中，芯片(包括裸芯片或者芯片的封装结构)面对面(Face to Face)可以实现芯片间信号最短路径传输，此结构一般使用铜导电柱实现封装体内部的信号输出。
[0003]在现有3D堆叠封装方案中，需要制作高度较大的铜导电柱，该铜导电柱的高度高于堆叠芯片的上表面。其中，铜导电柱如果采用电镀的方式，厚胶光刻技术，不仅技术难度高，而且制作高厚度导电铜柱效率低。而堆叠芯片的过程中，尺寸较小的芯片通常需要减薄至特定厚度，而薄芯片在转移及堆叠过程中极易出现破片等损伤。另外，薄芯片顶部存在塑封层，导致制程过程中重构晶圆翘曲大，最终封装体也会存在翘曲和散热问题。
[0004]因此，需要提出一种新的堆叠封装体能够改善现有3D堆叠封装方案中的问题。

技术实现思路

[0005]本技术提供一种堆叠封装体，克服现有3D堆叠封装方案中需要制备较高厚度的铜柱、大翘曲、封装体积大等问题。
[0006]为解决上述问题，本技术技术方案提供了一种堆叠封装体，所述堆叠封装体包括：第一芯片和第二芯片，所述第一芯片的有源层和所述第二芯片的有源层相对；第一互连结构，所述第一互连结构设置于所述第一芯片和所述第二芯片之间，且电性连接所述第一芯片的有源层和所述第二芯片的有源层；至少一个导体柱，每一导体柱的一端电性连接所述第一芯片的有源层；以及塑封层，所述塑封层包覆所述第一芯片的至少一个表面、所述第二芯片的周边和所述至少一个导体柱；其中，所述塑封层为半固化片塑封层；且所述第二芯片背离所述第一芯片的背面、所述塑封层背离所述第一芯片的顶面和每一导体柱背离所述第一芯片的端面齐平。
[0007]作为可选的技术方案，还包括重布线堆叠层，所述重布线堆叠层设置于所述塑封层和所述第二芯片背离所述第一芯片的一侧，所述重布线堆叠层和每一导体柱背离所述第一芯片的端面电性连接。
[0008]作为可选的技术方案，包括所述第一芯片、所述第一互连结构、所述第二芯片、所述塑封层和所述重布线堆叠层，所述堆叠封装体的厚度为100
‑
200μm。
[0009]作为可选的技术方案，还包括第二互连结构，所述第二互连结构设置于所述重布线堆叠层的一侧，与所述重布线堆叠层电性连接。
[0010]作为可选的技术方案，所述第二互连结构包括多个金属凸点，所述金属凸点包括铜柱和形成于所述铜柱顶端的锡帽。
[0011]作为可选的技术方案，任意相邻所述金属凸点的中心之间的间距为40μm至100μm。
[0012]作为可选的技术方案，每一金属凸点的高度为20μm至30μm。
[0013]作为可选的技术方案，还包括第一基板和第三互连结构，其中，所述第一基板设置于所述第二互连结构和所述第三互连结构之间；且所述第二互连结构和所述第三互连结构分别电性连接所述第一基板。
[0014]作为可选的技术方案，还包括：转接板、第四互连结构和包封层，其中，所述转接板设置所述第二互连结构和所述第一基板之间，所述第二互连结构电性连接所述转接板；所述第四互连结构设置于所述转接板和所述第一基板之间，所述第四互连结构电性连接所述转接板和所述第一基板；所述包封层包覆所述第一芯片、所述塑封层的周边和所述转接板的至少一个表面。
[0015]作为可选的技术方案，还包括第二基板，所述第三互连结构电性连接所述第二基板。
[0016]作为可选的技术方案，所述第三互连结构包括多个第一焊球，任意相邻第一焊球的中心之间的间距为0.4mm
‑
0.5mm；所述第四互连结构包括多个第二焊球，其中，任意相邻第二焊球的中心之间的间距为40μm至200μm。
[0017]作为可选的技术方案，所述第二互连结构包括多个第三焊球，所述多个第三焊球与印刷电路板电性连接。
[0018]与现有技术相比，本技术中提供一种堆叠封装体，包括面对面倒装键合的第一芯片和第二芯片，半固化片塑封层包覆第一芯片的至少一个表面、第二芯片的周边和至少一个导体柱，其中，第二芯片背离第一芯片的背面、每个导体柱背离第一芯片的端面和塑封层背离第一芯片的顶面齐平。上述堆叠封装体具有如下有益效果：1)半固化片塑封层先塑封导体柱和第二芯片，再经减薄塑封层和第二芯片露出导体柱的端面，对导体柱本身的高度不限制，特别是省略制作高度较高的导体柱的步骤，降低了制作工艺的难度；2)第二芯片塑封后再减薄，避免芯片破片等损伤；3)封装过程中重构晶圆翘曲小，而且可以实现最终封装体小翘曲；4)减薄制程移除了第二芯片背面的塑封层和导体柱背离第一芯片一侧的塑封层，使得封装体积显著减小；5)第二芯片背面直接于重布线堆叠层接触，芯片散热能力改善显著。
[0019]以下结合附图和具体实施例对本技术进行详细描述，但不作为对本技术的限定。
附图说明
[0020]为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本技术一实施例中提供的堆叠封装体的剖面示意图。
[0022]图2为图1中堆叠封装体的两个芯片堆叠的制作过程的剖面示意图。
[0023]图3为在图2中堆叠后的两个芯片上制作塑封层的剖面示意图。
[0024]图4为在塑封层和第二芯片的背面制作重布线堆叠层的剖面示意图。
[0025]图5为图1中堆叠封装体和基板倒装键合的剖面示意图。
[0026]图6为图1中堆叠封装体和转接板、基板倒装键合的剖面示意图。
[0027]图7为本技术另一实施例中提供的堆叠封装体的剖面示意图。
[0028]图8为图7中堆叠封装体和基板表面贴装的剖面示意图。
具体实施方式
[0029]为了使本技术的目的、技术方案及优点更加清楚明白，下面结合实施例及附图，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。
[0030]在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0031]如图1所示，本技术一实施例中提供一种堆叠封装体100，其包括：第一芯片10和第二芯片20，第一芯片10的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠封装体，其特征在于，所述堆叠封装体包括：第一芯片和第二芯片，所述第一芯片的有源层和所述第二芯片的有源层相对；第一互连结构，所述第一互连结构设置于所述第一芯片和所述第二芯片之间，且电性连接所述第一芯片的有源层和所述第二芯片的有源层；至少一个导体柱，每一导体柱的一端电性连接所述第一芯片的有源层；以及塑封层，所述塑封层包覆所述第一芯片的至少一个表面、所述第二芯片的周边和所述至少一个导体柱；其中，所述塑封层为半固化片塑封层；且所述第二芯片背离所述第一芯片的背面、所述塑封层背离所述第一芯片的顶面和每一导体柱背离所述第一芯片的端面齐平。2.根据权利要求1所述的堆叠封装体，其特征在于，还包括重布线堆叠层，所述重布线堆叠层设置于所述塑封层和所述第二芯片背离所述第一芯片的一侧，所述重布线堆叠层和每一导体柱背离所述第一芯片的端面电性连接。3.根据权利要求2所述的堆叠封装体，其特征在于，包括所述第一芯片、所述第一互连结构、所述第二芯片、所述塑封层和所述重布线堆叠层，所述堆叠封装体的厚度为100
‑
200μm。4.根据权利要求2所述的堆叠封装体，其特征在于，还包括第二互连结构，所述第二互连结构设置于所述重布线堆叠层的一侧，与所述重布线堆叠层电性连接。5.根据权利要求4所述的堆叠封装体，其特征在于，所述第二互连结构包括多个金属凸点，所述金属凸点包括铜柱和形成于所述铜柱顶端的锡帽。6.根据权利要求5所述的堆叠封装体...

【专利技术属性】
技术研发人员：金豆，徐霞，徐虹，陈栋，陈锦辉，
申请(专利权)人：江阴长电先进封装有限公司，
类型：新型
国别省市：