比较器电路及使用比较器比较输入信号的方法技术

一种比较器电路，应用于比较一第一和一第二输入信号，其特征在于该比较器电路包括：　　　　复数个串联的全微分子比较器；　　　　复数个反相器子比较器，连接到该些全微分子比较器；　　　　复数个反相器，连接到该些反相器子比较器；以及　　　　复数个电能降低控制信号线路，连接到该些全微分子比较器和该些反相器子比较器中的至少一个子比较器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体制造领域的比较器及比较输入信号的方法，特别是涉及一种。其具有低功耗及可靠输出的加速型复级比较器，且具有同时提供可靠输出、消除偏移电压、低功率消耗的特征。
技术介绍
传统的信号处理工作通常采用数字电路完成。然而，很多应用软件需要生成并处理模拟信号。当需要处理混合信号时，常用的做法是将模拟信号转换成对应的数字信号，然后由微处理器完成处理过程等等。在实际应用过程中，对于很多微处理器芯片来说，在芯片上安装模拟-数字(A/D)转换器从商业角度来说是可行的。处理信号时，特定模拟信号可能需要采用类型不同的转换电路和技术。例如多种不同电路可生成相对于地面的单个导体上的模拟信号，这种信号称作“单端接地(signal-ended)”信号，其含义是该信号的大小是相对于一个已知参照电压(如接地)测量而得。其它电路可在一对导体上生成微分模拟信号。此时其中一个导体上的模拟信号是相对于另一导体测量而得，而非相对于接地电路。变压器、微分输出放大器及很多其它电路都能生成该类信号，在该种情况下，除希望使用单端接地模拟-数字装置外，同样也希望使用微分装置。一般而言，模拟/数字装置的运行通常是根据比较器的使用。比较器是一种电路，该电路用于比较两输入信号，并生成一输出信号，该输出信号表明两个输入信号的比较结果(如最大值)。比较器通常用于模拟/数字转换，即它们将模拟输入转换为数字输入。因以前现有技术所包含的比较器是模拟/数字转换器的一个元件，故本专利技术说明书描述比较器的典型功能时，便将比较器作为模拟数字转换器的一个基本元件来说明。在高精度应用的条件下，全微分结构经常用于比较器级，以便抵消诸如数字时脉串音(cross talk)干扰、时脉馈通(clock feed-through)、电源/接地弹跳(ground bounce)和1/f噪声之类环境常见模式噪声。请参阅图1A所示，是现有传统的比较器电路100，该电路包括四个全微分再生子比较器(fully differential regenerative sub-comparator)105、106、107和108，从而可充分发挥该类全微分电路优势。除了这些子比较器外，紧接着还有两组单端接地反相(inverting)子比较器162、164、166和168，它们可进一步增强比较器电路100的信号增益。在所有的这些子比较器级后，还有两组通用数字反相器174、175、176和173及锁存器180，它们用于提供单数位输出。这类复级比较器同时具有全微分和单端接地(FS)结构特征。子比较器105、106、107和108在分离等级中串联使用。子比较器105接收分别来自通过电路110和111的输入电压VinX-和VinX+，并提供输出信号121和122。串联在一起的子比较器105、106、107和108每一级的输出信号就是输入到该串联电路下一子比较器的子比较器输入信号。子比较器106接收子比较器105的输出信号121和122，并输出两个信号123和124，子比较器107接收子比较器106的输出信号123和124并输出两个信号125和126，子比较器108接收子比较器107的输出信号125和126并输出两个输出信号OUT+和OUT-。来自串联电路中最后一个子比较器108的输出信号OUT+和OUT-分别提供到单端接地反相子比较器162和166，反相后的信号提供到可进一步增大信号增益的单端接地反相子比较器164和168。来自反相子比较器164和168的信号提供到通用数字反相器174、176、175和173。来自数字反相器175的信号将设置(set)或重设(reset)锁存器180状态，此时可确定通常由芯片外部源输入的微分负电压输入信号(模拟输入信号)Vin-和通常由芯片外部输入的微分正电压输入信号(模拟参照信号)Vin+之间的比较结果。信号的这种比较过程通常分为两个单独步骤进行(a)、取样阶段(sampling phase)，(b)、位元周期(即位周期)阶段(bit cycling phase)。请继续参阅图1A所示，电路110和111用于向比较器电路100提供分别作为采样信号和参照信号的输入信号VinX-和VinX+。电路110用于采样Vin-和芯片内通常生成的微分负电压参照信号(模拟电压参照)Vda-，且在不同时间间隔对信号Vin-和Vda-进行采样。电路111的运行模式与电路110相同，只是该电路111采样的是Vin+和通常在芯片内产生的微分正电压参照信号(模拟电压参照)Vda+。采样信号(如Vin-)和参照信号(如Vda-)的传送序列符合图1B波形PVin+和Pda+所示情况。当输入控制信号Pvin+处于高位状态且Pda+处于低位状态时，模拟信号Vin-(Vin+)提供到比较器电路100。当开关R6闭合后经过一段时间ΔT1，Pvin+变为低位状态时以及当Pvin+设置(set)为低位状态后经过一段时间ΔT3，Pda+变为高位状态时，此时模拟电压参照Vda-(Vda+)就应用于比较器电路100。在下文述及的模拟数字转换过程的取样阶段，电路110提供Vin-作为VinX-信号。该电路110接受来自信号源(图中未示)的输入信号Vin-。当Pvin+处于“高位”状态时，应用到电路110通过电路115的反相控制信号Pvin-将通过电路115上的PMOS晶体管设置为“接通状态(on)”，应用到通过电路115的信号Pvin+将通过电路115上的NMOS晶体管设置为“接通状态”。因此，当Pvin+处于“高位”状态且Pda+处于“低位”状态时，上述两个晶体管PMOS和NMOS全部处于“接通状态”，且两晶体管均满足等式VinX-＝Vin-。值得注意的是当信号Pda+处于“低位”状态，Pda+和Pda-应用于通过电路116时，通过电路116的两晶体管PMOS和NMOS均处于“断开状态(off)”，这样就没有信号Vda-发送到电路110的输出端。尤其是，在该段时间，电路110通过电路116所用控制信号Pda-将PMOS晶体管设置为“断开状态”，通过电路116的NMOS晶体管所用信号Pda+将通过电路116的该晶体管设置为“断开状态”。因此，在取样阶段，为达到取样目的，Vin-为应用到比较器电路100的电路110的输出信号。同样，在该取样阶段，电路111将Vin+输出到比较器电路100。应注意到，Pvin+和Pda+实质上是不重叠信号，且在任何时间，Vin-或Vda-均可作为电路110的输出结果进行传送。它所具有的进一步优点就是通过电路115的PMOS晶体管或NMOS晶体管均可将Vin-作为电路110的输出结果进行提供，PMOS晶体管或NMOS晶体管这种功能重复使用的原因是确保电路110输出结果的信号品质。例如在电路110中，单独使用通过电路115的PMOS晶体管或NMOS晶体管可能足以将输入信号VinX-传送到比较器电路100。然而，重复使用并同时提供PMOS晶体管和NMOS晶体管的原因是可消除弱信号出现的可能性，因为一个晶体管可能在传送高位状态时处于弱状态，而另一晶体管可能在传送低位状态时处于弱状态。该基本原理同样适用于通过电路116、117、118。请继续参阅图1B中的计时图，在取样阶段完成之本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：杨志仁，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：