一种用于流水线模数转换器的动态比较器电路结构制造技术

本实用新型专利技术是一种用于流水线模数转换器的动态比较器电路结构。现有技术中的动态比较器电路在输入端需要接上很多参考电路，参考电压的输出会连接到每一级比较器，使比较器动作频繁，影响参考电压的稳定，影响精度并增加设计难度。本实用新型专利技术在现有比较器电路上减少了两个ＮＭＯＳ管，且使输入管Ｍ↓［１］和Ｍ↓［２］的宽长比不等，获得了效果良好的用于流水线模数转换器的动态比较器。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是一种用于流水线模数转换器的动态比较器。
技术介绍
今天，数字多媒体电子产品在人们的生活中扮演着举足轻重的角色，比如数码相机，数码录音，无线通信等。但是我们生活的自然界是一个模拟信号的世界，这些信号同现代数字电子设备之间需要有一个接口电路才能满足功能需求。而模拟信号到数字信号的转换电路可以达到这个目的，也就是模数转换器(ADC)。随着电子产品的功能提升，对模数转换器的转换速率和转换精度提出了更高的要求，同时需要其具有低功耗和更小的面积。1987年，第一个单片集成的CMOS流水线模数转换器被设计成功。此后的十几年，这种结构获得了不断的改进，成为高速、高精度模数转换器的主流产品。在各种结构的流水线模数转换器中，每级1.5位带数字误差校正的结构是比较成功的一种，这主要归功于它固有的高线性度和高速度。图一是这种结构的原理框图。流水线结构的基本思想就是把总体上要求的转换精度平均分配到每一级，每一级的转换结果合并在一起就可以得到最终的转换结果。流水线每一级的结构完全相同，功能完全一致。每一级的功能都是接受前一级的输出作为本级子模数转换器(ADC)的输出，得出n比特的数字信号。这些数字信号一方面作为本级的输出，另一方面作为数模转换器(DAC)的输入，使得DAC的输出产生对应于这n比特数字信号的模拟信号。然后从本级的输入信号中减去DAC的输出信号，再乘以2n，作为本级的输出，也就是下一级的输入。总而言之，流水线所完成的功能就是一个不断地求商取余数，并把余数放大相应的倍数，然后重复相同的操作，直到达到最终所需要的精度。流水线结构的模数转换器一个很大的优点在于高度模块化，只要设计完一级的电路，就能应用于流水线的每一级。这就使得设计者的负担大大减轻。从上面知道，每一级子模块都有一个产生2位数字信号输出的数模转换器(ADC)，通常电路都采用动态比较器，因为它同一般比较器相比，不需要固定直流偏置的预放大级，可以减少功耗。图2是现有的动态比较器。该类比较器设计难度大，运用时精度受影响。
技术实现思路
本技术在现有动态比较器的电路基础上，将NMOS管从4个减至2个，且输入管M1和M2的宽(W)长(L)之比，即W/L不等，获得了效果良好的动态比较器。从图2可以看到，最底下4个NMOS管的沟道长度相同(都为L)，M1和M3的沟道宽度都为W1，M2和M4的沟道宽度都为W2，差分输入信号和参考电压被加在这四个管子的栅极。图3是M1、M2、M3、M4工作在线性区时的等效电路，R1对应M1和M2的导通电阻之和R2对应M3和M4的导通电阻之和。其值分别为G1=1R1=kp--(3.1)]]>G1=1R2=kp--(3.2)]]>从(3.1)、(3.2)两式可得到ΔG=G1-G2=kp·W2L--(3.3)]]>从上式可看出，通过调节M1与M2、M3与M4之间的比值，可得到任意的阈值电压。数字系统对模数转换的精度和速度都有很高的要求，希望尽量减少噪声对每个模块的影响。图2的电路在输入端需要接上很多的参考电路，参考电压的输出就会连接到每一级的比较器，而比较器这边的信号动作通常会很频繁，势必影响参考电压的稳定，从而影响余数增量模块的精度和增加设计难度。本专利技术提出了本征参考源动态比较器电路，使用本地产生的参考源，从而使比较器模块不对其它电路产生影响。图4是本技术提出的本征参考源比较器电路。图4的电路在输入端减少了两个n型MOS管，且图4的输入管M1和M2的宽长比(W/L)不一样，这样通过这两个管子宽长比的差值产生本地参考电压。具体推导如下假设最底下2个NMOS管的沟道长度相同(都为L)，M1的沟道宽度为W1，M2的沟道宽度为W1+ΔW，差分输入信号被加在这两个管子的栅极。M1的导通电阻是R1；R2对应M2的导通电阻。其值分别为G1=1R1=kp--(3.4)]]>G2=1R2=kp--(3.5)]]>从(3.4)、(3.5)两式可得到ΔG=G1-G2=kp·W1L(Vinp-Vinn)-ΔWW1(Vinn-Vth)]--(3.6)]]> 从上式可看出，通过调节M1与M2之间的宽度差值和M1的宽度比，可得到任意的参考电压的阈值，而不用象前面提到的电路那样从外部引入参考电压，且具体的W1和ΔW/W1将根据设计具体转换时间和功耗要求而定。从图三可以看出，当Latch信号为低电平时，Vout+和Vout-都被拉到高电平，比较器的输出处在锁定态。当latch信号变高，比较器形成两个首尾相连的反向器。受正反馈的作用，当ΔG＜0时，比较器的输入电压小于阈值电压，Vout+被驱动到低电平；当ΔG＞0时，Vout-被驱动到低电平。与现有技术相比，本技术电路设计简单，精度提高，使用效果良好。附图说明图1是流水线模数转换器原理框图。图2是现有的动态比较器电路结构图。图3是图2中M1、M2、M3、M4工作在线性区时的等效电路图。图4是本技术的比较器电路结构图。图5是本技术的实施例图。图6是本技术的实施例中子模数转换器计算机仿真结果图。具体实施方式根据公式(3.6)得到的结果，假设ΔW/W＝0.316，且使用两个比较器产生Vref1和Vref2电压，采用0.18μm CMOS工艺参数，电源电压为1.8V具体应用见图5。假设Vinp和Vinn的值如下表所示。比较器输入信号值 (1)对第一个比较器来说Vinp-Vinn＝0.8；Vref1＝ΔW/W(Vinn-Vth)＝0.0632，其中Vth为0.3V，ΔG＞0，所以q2＝1，q2b＝0对第二个比较器来说Vinn-Vinp＝-0.8Vref2＝ΔW/W(Vinp-Vth)＝0.316，ΔG＜0，所以q1＝0，q1b＝1取Dout<0>＝q1b·q2b，Dout<1>＝q2，所以，Dout<1:0>＝10＝’2’(2)同理(1)，Vinp-Vinn＝0.4；Vref1＝ΔW/W(Vinn-Vth)＝0.1264，ΔG＞0，所以q2＝1，q2b＝0 对第二个比较器来说Vinn-Vinp＝-0.4Vref2＝ΔW/W(Vinp-Vth)＝0.2528，ΔG＜0，所以q1＝0，q1b＝1Dout<1:0>＝10＝’2’(3)同理(1)，Vinp-Vinn＝0；Vref1＝ΔW/W(Vinn-Vth)＝0.1896，ΔG＜0，所以q2＝0，q2b＝1对第二个比较器来说Vinn-Vinp＝-0.4Vref2＝ΔW/W(Vinp-Vth)＝0.2528，ΔG＞0，所以q1＝0，q1b＝1Dout<1:0>＝01＝’1’(4)同理(1)，Vinp-Vinn＝-0.4；Vrefl＝ΔW/W(Vinn-Vth)＝0.2528，ΔG＜0，所以q2＝0，q2b＝1对第二个比较器来说Vinn-Vinp＝0.4Vref2＝ΔW/W(Vinp-Vth)＝0.1264，ΔG＞0，所以q1＝1，q1b＝0Dout&本文档来自技高网...

【技术保护点】
一种用于流水线模数转换器的动态比较器电路结构，在现有动态比较器电路结构基础上，其特征是ＮＭＯＳ管是两个，且输入管Ｍ↓［１］和Ｍ↓［２］的宽即Ｗ，长即Ｌ之比不等。

【技术特征摘要】

【专利技术属性】
技术研发人员：张剑云，钱哲弘，张卫，
申请(专利权)人：复旦大学，
类型：实用新型
国别省市：31[中国|上海]