用于比较器的磁滞电路制造技术

一种用于比较器的磁滞电路，该比较器具有一输入级包含一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的栅极端分别作为该比较器的二输入端，用以接收二输入信号，该比较器并具有一定电流源，用以供应一定电流至该比较器的输入级，该磁滞电路包含：　　　　一第一电阻元件，耦接于该第一晶体管的源极端与该比较器的定电流源之间；　　　　一第二电阻元件，耦接于该第二晶体管的源极端与该比较器的定电流源之间；　　　　一第一电流产生装置，当该比较器的输出端输出信号为第一逻辑值时，该第一电流产生装置产生一第一电流供应至该第一晶体管的源极端，并产生一第四电流导出该第二晶体管的源极端；及　　　　一第二电流产生装置，当该比较器的输出端输出信号为第二逻辑值时，该第二电流产生装置产生一第三电流供应至该第二晶体管的源极端，并产生一第二电流导出该第一晶体管的源极端。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种电子电路，特别是有关一种在差动输入比较器中产生磁滞的电路。(2)
技术介绍
典型的比较器具有二输入端，其可比较分别馈入二输入端的一输入电压与一参考电压，放大二电压之间的电压差，然后根据此电压差而在比较器的输出端输出一高或低的逻辑电压信号。一般而言，当输入电压大于参考电压时，输出端输出一高逻辑电压；反之，当输入电压小于参考电压时，输出端输出一低逻辑电压。为了避免因输入电压信号或参考电压信号中的杂讯引起比较器的误操作，比较器中通常会包含一磁滞电路设计，使得当比较器的输出端从低逻辑电压转为高逻辑电压的阈限电压值，不同于从高逻辑电压转为低逻辑电压的阈限电压值。图1显示具有磁滞特征的比较器的输入电压信号与输出电压信号的关系图，其中，横轴代表输入电压信号Vin，纵轴代表输出电压信号Vout。当输出电压信号Vout为低逻辑电压时，则输入电压信号Vin必须上升到高于一上限阈限电压值Vth，输出电压信号Vout才会从低逻辑电压转换为高逻辑电压。当输出电压信号Vout为高逻辑电压时，则输入电压信号Vin必须下降到低于一下限阈限电压值Vtl，输出电压信号Vout才会从高逻辑电压转换为低逻辑电压。前述的上限阈限电压值Vth与下限阈限电压值Vtl之间的电压差即称为磁滞宽度，其大小可设定为例如数百mV。台湾专利公告第508567号所揭示的「定磁滞宽度的磁滞比较装置」即为一种具有磁滞特征的比较器电路。图2显示该专利的磁滞比较装置的示意电路图。如图所示，磁滞比较装置20包含一阈限电压产生器22、一选择切换装置24及一比较器26。磁滞比较装置20是用于接收一输入电压信号Vin，并产生一输出电压信号Vout。阈限电压产生器22可依照电路所要求的磁滞宽度，而利用一直流电压信号Vdc产生一上限阈限电压值Vth与一下限阈限电压值Vtl。选择切换装置24包括一第一开关24a与一第二开关24b，其可根据比较器26的输出电压信号进行切换，而选择上限阈限电压值Vth或下限阈限电压值Vtl作为比较器的参考电压信号。当输出电压信号Vout为低逻辑电压时，则开关24a为开启(ON)、而开关24b为关闭(OFF)，因此选择切换装置24可输出上限阈限电压值Vth。反之，当输出电压信号Vout为高逻辑电压时，则开关24a为OFF、而开关24b为ON，因此选择切换装置24可输出下限阈限电压值Vtl。根据上述的设计，当输出电压信号Vout为低逻辑电压时，则输入电压信号Vin必须高于上限阈限电压值Vth，输出电压信号Vout才会从低逻辑电压转换为高逻辑电压；当输出电压信号Vout为高逻辑电压时，则输入电压信号Vin必须低于下限阈限电压值Vtl，输出电压信号Vout才会从高逻辑电压转换为低逻辑电压。藉此，可达到磁滞的效果。然而，上述的图2中的电路设计是于比较器外加设阈限电压产生电路，以达到其磁滞的效果，其缺点在于切换速度较慢，且电路较为复杂而不利于集成电路的使用。因此，亟需开发出一种切换速度较快、设计简单、且适合应用于集成电路中的比较器磁滞电路。(3)
技术实现思路
本专利技术的主要目的在于提供一种用于比较器的磁滞电路，其是设置于比较器的内部，具有切换速度较快的优点，且仅需使用简单的元件与结构。本专利技术的另一主要目的在于提供一种用于比较器的磁滞电路，其仅需使用电流源与电阻元件，适合应用于集成电路中，且可产生不受供应电源与温度影响的磁滞宽度。本专利技术的磁滞电路，可应用于差动输入比较器，差动比较器具有一差动输入级，包括一对第一晶体管与第二晶体管，其栅极端分别作为比较器的二输入端，比较器并具有一定电流源，用以供应一定电流至比较器的差动输入级。本专利技术的磁滞电路是于上述比较器中设置第一与第二电阻元件、第一至第四定电流源元件及第一至第四开关元件。第一与第二电阻元件具有相同的电阻值，第一电阻元件耦接于第一晶体管的源极端与比较器的定电流源元件之间，第二电阻元件耦接于第二晶体管的源极端与比较器的定电流源元件之间。第一至第四定电流源元件是用以产生与比较器的定电流源相同的定电流。第一开关元件是耦接于第一定电流源元件与第一晶体管的源极端之间，使第一定电流源元件可选择性地供应定电流至第一晶体管的源极端。第二开关元件是耦接于第二定电流源元件与第一晶体管的源极端之间，使第二定电流源元件可选择性地从第一晶体管的源极端导出一定电流。第三开关元件是耦接于第三定电流源元件与第二晶体管的源极端之间，使第三定电流源元件可选择性地供应定电流至第二晶体管的源极端。第四开关元件是耦接于第四定电流源元件与第二晶体管的源极端之间，使第四定电流源元件可选择性地从第二晶体管的源极端导出一定电流。第一至第四开关元件的开启(ON)与关闭(OFF)可根据比较器的输出端输出信号而切换，使得当比较器的输出端输出信号为第一逻辑值时，第一与第四开关元件为开启(ON)而第二与第三开关元件为关闭(OFF)，当比较器的输出端输出信号为第二逻辑值时，第一与第四开关元件为关闭(OFF)而第二与第三开关元件为开启(ON)。根据本专利技术上述结构，将可产生定电流源元件电流值I乘以二倍电阻元件电阻值R的单边磁滞宽度I′2R，亦即，总磁滞宽度为2′I′2R。为进一步说明本专利技术的上述目的、结构特点和效果，以下将结合附图对本专利技术进行详细的描述。(4)附图说明图1是显示具有磁滞特征的比较器的输出电压转换图。图2是为习知磁滞比较装置的示意电路图。图3是显示应用本专利技术磁滞电路的比较器的输出电压转换图。图4是为应用本专利技术磁滞电路的比较器示意电路图。图5(a)与5(b)是为比较器的输出端由低逻辑电压转换为高逻辑电压时的电路动作说明图。图6(a)与6(b)是为比较器的输出端由高逻辑电压转换为低逻辑电压时的电路动作说明图。(5)具体实施方式请参照图4，其显示应用本专利技术的磁滞电路的比较器电路图。应注意的是，为简化说明，图4中的比较器电路仅显示出与本专利技术磁滞电路相关联的元件，而非完整的比较器电路。如图所示，一差动输入比较器中具有一差动输入级，其包括一第一PMOS晶体管Q1及一第二PMOS晶体管Q2。第一PMOS晶体管Q1与第二PMOS晶体管Q2为具有相同的特征的二PMOS晶体管，其栅极端分别作为比较器的二输入端，也即，分别用以接收第一输入信号Vin+与第二输入信号Vin-。比较器并具有一定电流源(第五定电流源)I5，用以产生电流值为I的定电流，供应至比较器的输入级。此外，比较器并具有一输出端(图未示)，可根据第一输入信号Vin+与第二输入信号Vin-的电压差DV而输出一输出信号Vout。根据本专利技术的用于比较器的磁滞电路，是于差动输入比较器中设置一第一电阻R1、一第二电阻R2、一第一定电流源I1、一第二定电流源I2、一第三定电流源I3、一第四定电流源I4、一第一开关SW1、一第二开关SW2、一第三开关SW3及一第四开关SW4。第一电阻R1与第二电阻R2是串联耦接于第一PMOS晶体管Q1的源极端S1与第二PMOS晶体管Q2的源极端S2之间。更具体说，第一电阻R1的二端是分别连接于第一PMOS晶体管Q1的源极端S1与第五定电流源I5之间，第二电阻R2的二端是分别连接于第二PMOS晶体管Q2的源极端S2与第五定电流源I5之间。第一电阻R1与第二电阻R2具有相同的电阻值R。本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡中培，吴意旻，
申请(专利权)人：旺玖科技股份有限公司，
类型：发明
国别省市：