相位比较器及门控游标型时间数字转换电路制造技术

本发明专利技术提供一种相位比较器及门控游标型时间数字转换电路，所述相位比较器包括：第一相位检测单元、第二相位检测单元、第一开关管、第二开关管及比较模块。本发明专利技术的相位比较器体积较小，不会占用门控游标型时间数字转换电路的面积；同时，输入信号经过所述相位比较器到输出信号之间只需经过大约4个门延时，测量精度较高，从而扩展了其使用范围及工作频率。

【技术实现步骤摘要】

本专利技术属于电学
，特别是涉及一种相位比较器及门控游标型时间数字转换电路。
技术介绍
游标型时间数字转换电路，是将微小的连续时间间隔转换为精确的数字输出，一般可以测量的范围在几百皮秒量级，其分辨率能够达到几个皮秒。游标型时间数字转换电路广泛应用在科学研究和工程
，如高能物理中的粒子生命周期测量，激光探测距离，医学生物成像，渡越时间(TOF)测量等等。进一步研究游标型时间数字转换电路，有利于持续提升时间数字转换电路的性能和应用的推广。传统的门控游标型时间数字转换电路整体结构框图，如图1所示。该电路结构详细给出了游标型时间数字转换电路的各个模块，包括相频检测器、模式判决器、多相计数器、寄存器、量化单元等。量化单元中的游标型门控环形振荡器(VernierGRO)，包括快速门控环形振荡器、慢速门控环形振荡器、相位比较器阵列。一般而言，快速门控环形振荡器的单个延迟时间tf要大于慢速门控环形振荡器的单个延迟时间ts。而且，快速门控环形振荡器的输入信号在时间上要超前于慢速门控环形振荡器的输入信号，这样就可以使得快速门控环形振荡器的输入信号经过多级延迟可以慢慢超过慢速环形振荡器的输入信号经过数量相同等级的延迟，假设为N级。因此，游标型时间数字转换电路所量化的时间间隔就是N(tf-ts)。量化精度即1LSB为(tf-ts)。比较快慢门控环形振荡器上的相对应信号在时间上的前后位置依赖于相位比较器，传统的相位比较器电路，如图2所示。输入信号经过奇数个反相器后与自身输入作相与的逻辑运算，可以提出输入信号的上升沿，通过与门后面的触发器来锁定两路信号中较先测得上升沿位置的那个输入信号。换而言之，就是如果IN1上升沿早于IN2则输出有0到1的翻转，如果是IN2的上升沿早于IN1，那么输出不会有0到1的翻转。传统的相位比较器所用的门电路较多，对于大的相位比较器阵列会占用很大的面积，而且输入信号的上升沿到输出信号之间要经过将近8个门延时，这一问题极大限制了传统时间数字转换电路的测量精度和使用范围，工作频率等。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种相位比较器及门控游标型时间数字转换电路，用于解决现有技术中的门控游标型时间数字转换电路中的相位比较器由于门电路较多而导致的体积较大，会占用门控游标型时间数字转换电路较大面积的问题，及由于输入信号到输入信号之间要经过将近8个门延时而导致的测量精度较低，影响其使用范围及工作频率的问题。为实现上述目的及其他相关目的，本专利技术提供一种相位比较器，所述相位比较器包括：第一相位检测单元，包括第一输入端、第二输入端、第三输入端及输出端；所述第一相位检测单元的第一输入端与第一待检测信号相连接，所述第一相位检测单元的第二输入端与第一复位信号相连接，所述第一相位检测单元的第三输入端与电源电压相连接；所述第一相位检测单元适于检测所述第一待检测信号的上升沿；第二相位检测单元，包括第一输入端、第二输入端、第三输入端及输出端；所述第二相位检测单元的第一输入端与第二待检测信号相连接，所述第二相位检测单元的第二输入端与所述第一复位信号相连接，所述第二相位检测单元的第三输入端与电源电压相连接；所述第二相位检测单元适于检测所述第二待检测信号的上升沿；第一开关管，与所述第一相位检测单元的输出端及所述电源电压相连接，适于在所述第一复位信号作用时关断；第二开关管，与所述第二相位检测单元的输出端及所述电源电压相连接，适于在所述第一复位信号作用时关断；比较模块，包括第一输入端、第二输入端、第三输入端、第四输入端及输出端，所述比较模块的第一输入端与所述第一开关管相连接，所述比较模块的第二输入端与所述第二开关管相连接，所述比较模块的第三输入端与电源电压相连接，所述比较模块的第四输入端与第二复位信号相连接；所述比较模块适于在所述第二复位信号作用时输出为高电平，并适于将检测到的所述第一待检测信号的上升沿及第二待检测信号的上升沿进行比较，当所述第一待检测信号的上升沿早于所述第二待检测信号的上升沿时，所述比较模块的输出端保持高电平，当所述第二待检测信号的上升沿早于所述第一待检测信号的上升沿时，所述比较模块的输出端从高电平翻转到低电平。作为本专利技术的相位比较器的一种优选方案，所述第一相位检测单元包括：第一PMOS管，所述第一PMOS管的栅极与所述第一复位信号相连接，所述第一PMOS管的源极与所述电源电压相连接；第一NMOS管，所述第一NMOS管的栅极与所述第一待检测信号相连接，所述第一NMOS管的漏极与所述第一PMOS管的漏极均与所述第一开关管相连接；第二NMOS管，所述第二NMOS管的栅极与所述第一复位信号相连接，所述第二NMOS管的漏极与所述第一NMOS管的源极相连接，所述第二NMOS管的源极接地。作为本专利技术的相位比较器的一种优选方案，所述第二相位检测单元包括：第二PMOS管，所述第二PMOS管的栅极与所述第一复位信号相连接，所述第一PMOS管的源极与所述电源电压相连接；第三NMOS管，所述第三NMOS管的栅极与所述第二待检测信号相连接，所述第三NMOS管的漏极与所述第二PMOS管的漏极均与所述第二开关管相连接；第四NMOS管，所述第四NMOS管的栅极与所述第一复位信号相连接，所述第四NMOS管的漏极与所述第三NMOS管源极相连接，所述第四NMOS管的源极接地。作为本专利技术的相位比较器的一种优选方案，所述第一开关管为PMOS管，所述第一开关管的栅极与所述第一相位检测单元相连接，所述第一开关管的源极与所述电源电压相连接，所述第一开关管的漏极与所述比较模块相连接。作为本专利技术的相位比较器的一种优选方案，所述第二开关管为PMOS管，所述第二开关管的栅极与所述第二相位检测单元相连接，所述第二开关管的源极与所述电源电压相连接，所述第二开关管的漏极与所述比较模块相连接。作为本专利技术的相位比较器的一种优选方案，所述比较模块包括：触发器，包括第一输入端、第二输入端及输出端，所述触发器的第一输入端与所述第一开关管相连接，所述触发器的第二输入端与所述第二开关管相连接；所述触发器适于将检测到的所述第一待检测信号的上升沿及第二待检测信号的上升沿进行比较，当所述第一待检测信号的上升沿早于所述第二待检测信号的上升沿时，所述触发器的输出端输出为低电平，当所述第二待检测信号的上升沿早于所述第一待检测信号的上升沿时，所述触发器的输出端输出为高电平；反相器单元，包括第一输入端、第二输入端及输出端，所述第一输入端与所述电源电压相连接，所述第二输入端与所述触发器的输出端相连接，所述反相器单元的输出端即为所述比较模块的输出端；复位单元，包括输入端及输出端，所述复位单元的输入端与所述第二复位信号相连接，所述复位单元的输出端与所述反相器单元的第二输入端相连接；所述复位单元适于在所述第二复位信号作用时导通，使得所述比较模块输出为高电平。作为本专利技术的相位比较器的一种优选方案，所述触发器包括：第三PMOS管、第四PMOS管、第五NMOS管及第六NMOS管；所述第三PMOS管的源极与所述第一开关管相连接，所述第三PMOS管的漏极与所述第五NMOS管的漏极相连接后与所述反相器单元、所述复位单元、所述第四PMOS管的栅极及所述第六NMOS管的栅极相连接，所述第三P本文档来自技高网...

【技术保护点】
一种相位比较器，其特征在于，所述相位比较器包括：第一相位检测单元，包括第一输入端、第二输入端、第三输入端及输出端；所述第一相位检测单元的第一输入端与第一待检测信号相连接，所述第一相位检测单元的第二输入端与第一复位信号相连接，所述第一相位检测单元的第三输入端与电源电压相连接；所述第一相位检测单元适于检测所述第一待检测信号的上升沿；第二相位检测单元，包括第一输入端、第二输入端、第三输入端及输出端；所述第二相位检测单元的第一输入端与第二待检测信号相连接，所述第二相位检测单元的第二输入端与所述第一复位信号相连接，所述第二相位检测单元的第三输入端与电源电压相连接；所述第二相位检测单元适于检测所述第二待检测信号的上升沿；第一开关管，与所述第一相位检测单元的输出端及所述电源电压相连接，适于在所述第一复位信号作用时关断；第二开关管，与所述第二相位检测单元的输出端及所述电源电压相连接，适于在所述第一复位信号作用时关断；比较模块，包括第一输入端、第二输入端、第三输入端、第四输入端及输出端，所述比较模块的第一输入端与所述第一开关管相连接，所述比较模块的第二输入端与所述第二开关管相连接，所述比较模块的第三输入端与电源电压相连接，所述比较模块的第四输入端与第二复位信号相连接；所述比较模块适于在所述第二复位信号作用时输出为高电平，并适于将检测到的所述第一待检测信号的上升沿及第二待检测信号的上升沿进行比较，当所述第一待检测信号的上升沿早于所述第二待检测信号的上升沿时，所述比较模块的输出端保持高电平，当所述第二待检测信号的上升沿早于所述第一待检测信号的上升沿时，所述比较模块的输出端从高电平翻转到低电平。...

【技术特征摘要】
1.一种相位比较器，其特征在于，所述相位比较器包括：第一相位检测单元，包括第一输入端、第二输入端、第三输入端及输出端；所述第一相位检测单元的第一输入端与第一待检测信号相连接，所述第一相位检测单元的第二输入端与第一复位信号相连接，所述第一相位检测单元的第三输入端与电源电压相连接；所述第一相位检测单元适于检测所述第一待检测信号的上升沿；第二相位检测单元，包括第一输入端、第二输入端、第三输入端及输出端；所述第二相位检测单元的第一输入端与第二待检测信号相连接，所述第二相位检测单元的第二输入端与所述第一复位信号相连接，所述第二相位检测单元的第三输入端与电源电压相连接；所述第二相位检测单元适于检测所述第二待检测信号的上升沿；第一开关管，与所述第一相位检测单元的输出端及所述电源电压相连接，适于在所述第一复位信号作用时关断；第二开关管，与所述第二相位检测单元的输出端及所述电源电压相连接，适于在所述第一复位信号作用时关断；比较模块，包括第一输入端、第二输入端、第三输入端、第四输入端及输出端，所述比较模块的第一输入端与所述第一开关管相连接，所述比较模块的第二输入端与所述第二开关管相连接，所述比较模块的第三输入端与电源电压相连接，所述比较模块的第四输入端与第二复位信号相连接；所述比较模块适于在所述第二复位信号作用时输出为高电平，并适于将检测到的所述第一待检测信号的上升沿及第二待检测信号的上升沿进行比较，当所述第一待检测信号的上升沿早于所述第二待检测信号的上升沿时，所述比较模块的输出端保持高电平，当所述第二待检测信号的上升沿早于所述第一待检测信号的上升沿时，所述比较模块的输出端从高电平翻转到低电平。2.根据权利要求1所述的相位比较器，其特征在于：所述第一相位检测单元包括：第一PMOS管，所述第一PMOS管的栅极与所述第一复位信号相连接，所述第一PMOS管的源极与所述电源电压相连接；第一NMOS管，所述第一NMOS管的栅极与所述第一待检测信号相连接，所述第一NMOS管的漏极与所述第一PMOS管的漏极均与所述第一开关管相连接；第二NMOS管，所述第二NMOS管的栅极与所述第一复位信号相连接，所述第二NMOS管的漏极与所述第一NMOS管的源极相连接，所述第二NMOS管的源极接地。3.根据权利要求1所述的相位比较器，其特征在于：所述第二相位检测单元包括：第二PMOS管，所述第二PMOS管的栅极与所述第一复位信号相连接，所述第一PMOS管的源极与所述电源电压相连接；第三NMOS管，所述第三NMOS管的栅极与所述第二待检测信号相连接，所述第三NMOS管的漏极与所述第二PMOS管的漏极均与所述第二开关管相连接；第四NMOS管，所述第四NMOS管的栅极与所述第一复位信号相连接，所述第四NMOS管的漏极与所述第三NMOS管源极相连接，所述第四NMOS管的源极接地。4.根据权利要求1所述的相位比较器，其特征在于：所述第一开关管为PMOS管，所述第一开关管的栅极与所述第一相位检测单元相连接，所述第一开关管的源极与所述电源电压相连接，所述第一开关管的漏极与所述比较模块相连接。5.根据权利要求1所述的相位比较器，其特征在于：所述第二开关管为PMOS管，所述第二开关管的栅极与所述第二相位检测单元相连接，所述第二开关管的源极与所述电源电压相连接，所述第二开关管的漏极与所述比较模块相连接。6.根据权利要求1所述的相位比较器，其特征在于：所述比较模块包括：触发器，包括第一输入端、第二输入端及输出端，所述触发器的第一输入端与所述第一开关管相连接，所述触发器的第二输入端与所述第二开关管相连接；所述触发器适于将检测到的所述第一待检测信号的上升沿及第二待检测信号的上升沿进行比较，当所述第一待检测信号的上升沿早于所述第二待检测信号的上升沿时，所述触发器的输出端输出为低电平，当所述第二待检测信号的上升沿早于所述第一待检测信号的上升沿时，所述触发器的输出端输出为高电平；反相器单元，包括第一输入端、第二输入端及输出端，所述第一输入端与所述电源电压相连接，所述第二输入端与所述触发器的输出端相连接，所述反相器单元的输出端即为所述比较模块的输出端；复位单元，包括输入端及输出端，所述复位单元的输入端与所述第二复位信号相连接，所述复位单元的输出端与所述反相器单元的第二输入端相连接；所述复位单元适于在所述第二复位信号作用时导通，使得所述比较模块输出为高电平。7.根据权利要求6所述的相位比较器，其特征在于：所述触发器包括：第三PMOS管、第四PMOS管、第五NMOS管及第六NMOS管；所述第三PMOS管的源极与所述第一开关管相连接，所述第三PMOS管的漏极与所述第五NMOS管的漏极相连接后与所述反相器单元、所述复位单元、所述第四PMOS管的栅极及所述第六NMOS管的栅极相连接，所述第三PMOS管的栅极与所述第五NMOS管的栅极相连接后与所述第四PMOS管的漏极及所述第六NMOS管的漏极相连接，所述第五NMOS管的源极接地；所述第四PMOS管的源极与所述第二开关管相连接，所述第四PMOS管的漏极与所述第六NMOS管的漏极相连接后与所述第三PMOS管的栅极、所述第五NMOS管的栅极、所述反相器单元及所述复位单元相连接，所述第四PMOS管的栅极与所述第六NMOS管的栅极相连接后与所述第三PMOS管的漏极、所述第五NMOS管的漏极及所述复位单元相连接，所述第六NMOS管的源极接地。8.根据权利要求6所述的相位比较器，其特征在于：所述反相器单元包括第一反相器，所述第一反相器包括第五PMOS管及第七NMOS管；所述第五PMOS管的源极与所述电源电压相连接，所述第五PMOS管的栅极与所述第七NMOS管的栅极连接后与所述触发器相连接，所述第五PMOS管的漏极与所述第七NMOS管的漏极相连接后共同作为所述比较模块的输出端；所述第七NMOS管的源极接地。9.根据权利要求8所述的相位比较器，其特征在于：所述反相器单元还包括第二反相器，所述第二反相器包括第...

【专利技术属性】
技术研发人员：汪辉，黄景林，章琦，汪宁，田犁，叶汇贤，黄尊恺，
申请(专利权)人：中国科学院上海高等研究院，
类型：发明
国别省市：上海;31