一种用于MPPT电路的超低压比较器电路及MPPT电路制造技术

本发明专利技术涉及一种用于MPPT电路的超低压比较器电路及MPPT电路。该超低压比较器电路包括同相输入端(Vp)、反相输入端(Vn)、输出端(VOUT)、第一比较器、减法器及第二比较器；第一比较器及减法器均电连接至同相输入端(Vp)及反相输入端(Vn)，减法器还电连接该输出端(VOUT)、第一比较器的输出端以及第二比较器，第二比较器电连接该输出端(VOUT)以输出四种不同占空比的调制信号。本发明专利技术实施例能够保证在低压环境下，实现对输入信号的快速比较，获得准确的占空比信号，包括调整方向和幅度，保证MPPT电路在微功耗条件下，最大化利用所获取的输入能量，提高转换效率。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种用于MPPT电路的超低压比较器电路及MPPT电路。
技术介绍
最大功率点追踪(MaximumPowerPointTracking,简称MPPT)电路是一种根据输入功率变化来调整输出功率，从而使输入能量利用率最大化的转换器电路，因为其具有效率高、损耗低、体积小、寿命长等优点，而被广泛应用于能量获取技术中。请参见图1，图1为现有技术提供的一种MPPT电路的结构示意图。该MPPT电路包括：乘法器电路、延时单元电路、比较器电路(COM1)、PWM比较器电路(COM2)和振荡器电路。乘法器电路负责计算输入功率，通过延时单元的延时作用后，将当前周期的输入功率P(n+1)和上一周期的输入功率P(n)传递给比较器电路COM1进行比较，得到占空比调制信号Vce，该调制信号决定了PWM占空比调制的方向和幅度；调制信号Vce与振荡器提供的锯齿波通过PWM比较器COM2进行比较，得到PWM控制信号。因此，比较器电路在MPPT电路中具有非常重要的作用，特别是当输入功率较低时，如何设计一种超低压比较器电路，以实现对相邻周期的输入功率进行快速、准确的比较，对高精度MPPT电路的设计至关重要。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种用于MPPT电路的超低压比较器电路及MPPT控制电路，旨在实现对微功耗输入功率进行快速比较，从而获得准确有效的占空比信号调制方向和幅度。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术的一个实施例提供了一种用于MPPT电路的超低压比较器电路，包括：同相输入端Vp；反相输入端Vn；输出端VOUT；第一比较器，电连接至所述同相输入端Vp及所述反相输入端Vn，用于对所述同相输入端Vp及所述反相输入端Vn输入的信号进行比较以得到减法器的第一控制信号Voa；所述减法器，电连接所述同相输入端Vp及所述反相输入端Vn以接收述同相输入端Vp及所述反相输入端Vn输入的信号作为所述减法器的两个输入信号，电连接所述第一比较器的输出端以获取所述第一控制信号Voa，电连接所述输出端VOUT以获取电源电压信号，电连接第二比较器以输出第二控制信号Vob及第三控制信号Voc；所述第二比较器，电连接所述输出端VOUT，根据所述第二控制信号Vob及所述第三控制信号Voc输出四种不同占空比的调制信号。在本专利技术的一个实施例中，所述第一比较器包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4；其中，所述第一晶体管M1及所述第三晶体管M3依次串接于所述反相输入端Vn与接地端GND之间；所述第二晶体管M2及所述第四晶体管M4依次串接于所述同相输入端Vp与接地端GND之间；所述第一晶体管M1及所述第二晶体管M2的控制端均电连接至所述第一晶体管M1与所述第三晶体管M3串接形成的节点A处，所述第三晶体管M3及所述第四晶体管M4的控制端均电连接至所述同相输入端Vp；所述第二晶体管M2与所述第四晶体管M4串接形成的节点B作为所述第一比较器的输出端以输出所述第一控制信号Voa。在本专利技术的一个实施例中，所述第一晶体管M1及所述第二晶体管M2为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第三晶体管M3及所述第四晶体管M4为NMOS晶体管且其控制端为NMOS晶体管的栅极。在本专利技术的一个实施例中，所述减法电路包括第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第一多路开关及第二多路开关；其中，所述第五晶体管M5及所述第六晶体管M6依次串接于所述输出端VOUT与接地端GND之间，且其控制端均电连接至所述第一比较器的输出端；所述第七晶体管M7及所述第八晶体管M8依次串接于所述第一多路开关与所述第二多路开关之间，且其控制端分别电连接至所述同相输入端Vp和所述反相输入端Vn，其衬底端均电连接至参考电压源VDTH；所述第一多路开关的两个输入端分别电连接至所述输出端VOUT与接地端GND，其输出端电连接至所述第七晶体管M7且其第一控制端S1电连接至所述第一比较器的输出端，第二控制端S2电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处；所述第二多路开关的两个输入端分别电连接至所述输出端VOUT与接地端GND，其输出端电连接至所述第八晶体管M8且其第一控制端S1电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处，第二控制端S2电连接至所述第一比较器的输出端；所述第五晶体管M5与所述第六晶体管M6串接形成的节点C输出所述第二控制信号Vob，所述第七晶体管M7与所述第八晶体管M8串接形成的节点D作为所述减法器的输出端以输出所述第三控制信号Voc。在本专利技术的一个实施例中，所述第五晶体管M5为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第六晶体管M6、所述第七晶体管M7及所述第八晶体管M8为NMOS晶体管且其控制端为NMOS晶体管的栅极。在本专利技术的一个实施例中，所述第一多路开关或所述第二多路开关包括第二十晶体管M20、第二十一晶体管M21、第二十二晶体管M22及第二十三晶体管M23；其中，所述第二十晶体管M20电连接于所述输出端VOUT与所述第一多路开关或所述第二多路开关的输出端VOS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端S1；所述第二十一晶体管M21电连接于所述输出端VOUT与所述第一多路开关或所述第二多路开关的输出端VOS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第二控制端S2；所述第二十二晶体管M22电连接于接地端GND与所述第一多路开关或所述第二多路开关的输出端VOS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第二控制端S2；所述第二十三晶体管M23电连接于接地端GND与所述第一多路开关或所述第二多路开关的输出端VOS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端S1。在本专利技术的一个实施例中，所述第二十一晶体管M21及所述第二十三晶体管M23为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第二十晶体管M20及所述第二十二晶体管M22为NMOS晶体管且其控制端为NMOS晶体管的栅极。在本专利技术的一个实施例中，所述第二比较器包括第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1及第二电容C2；其中，所述第九晶体管M9及所述第十二晶体管M12、所述第一电阻R1，所述第十六晶体管M16及所述第一电容C1分别依次串接于所述减法电路的输出端与接地端Gnd之间；所述第十晶体管M10及所述第十三晶体管M13、所述第十四晶体管M14及所述第十五晶体管M15、所述第二电阻R2及所述第二电容C2分别依次串接于参考电压源VDTH与接地端Gnd之间；所述第十一晶体管M11串接于所述减法电路的输出端与所述参考电压源VDTH之间；所述第十七晶体管M17串接于所述第二电阻R2和所述第二电容C2串接形成的节点I处与所述输出端VOUT之间；所述第三电阻R3串接于所述输本文档来自技高网...

【技术保护点】
一种用于MPPT电路的超低压比较器电路，其特征在于，包括：同相输入端(Vp)；反相输入端(Vn)；输出端(VOUT)；第一比较器，电连接至所述同相输入端(Vp)及所述反相输入端(Vn)，用于对所述同相输入端(Vp)及所述反相输入端(Vn)输入的信号进行比较以得到减法器的第一控制信号(Voa)；所述减法器，电连接所述同相输入端(Vp)及所述反相输入端(Vn)以接收述同相输入端(Vp)及所述反相输入端(Vn)输入的信号作为所述减法器的两个输入信号，电连接所述第一比较器的输出端以获取所述第一控制信号(Voa)，电连接所述输出端(VOUT)以获取电源电压信号，电连接第二比较器以输出第二控制信号(Vob)及第三控制信号(Voc)；所述第二比较器，电连接所述输出端(VOUT)，根据所述第二控制信号(Vob)及所述第三控制信号(Voc)输出四种不同占空比的调制信号。

【技术特征摘要】
1.一种用于MPPT电路的超低压比较器电路，其特征在于，包括：同相输入端(Vp)；反相输入端(Vn)；输出端(VOUT)；第一比较器，电连接至所述同相输入端(Vp)及所述反相输入端(Vn)，用于对所述同相输入端(Vp)及所述反相输入端(Vn)输入的信号进行比较以得到减法器的第一控制信号(Voa)；所述减法器，电连接所述同相输入端(Vp)及所述反相输入端(Vn)以接收述同相输入端(Vp)及所述反相输入端(Vn)输入的信号作为所述减法器的两个输入信号，电连接所述第一比较器的输出端以获取所述第一控制信号(Voa)，电连接所述输出端(VOUT)以获取电源电压信号，电连接第二比较器以输出第二控制信号(Vob)及第三控制信号(Voc)；所述第二比较器，电连接所述输出端(VOUT)，根据所述第二控制信号(Vob)及所述第三控制信号(Voc)输出四种不同占空比的调制信号。2.根据权利要求1所述的电路，其特征在于，所述第一比较器包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)；其中，所述第一晶体管(M1)及所述第三晶体管(M3)依次串接于所述反相输入端(Vn)与接地端(GND)之间；所述第二晶体管(M2)及所述第四晶体管(M4)依次串接于所述同相输入端(Vp)与接地端(GND)之间；所述第一晶体管(M1)及所述第二晶体管(M2)的控制端均电连接至所述第一晶体管(M1)与所述第三晶体管(M3)串接形成的节点(A)处，所述第三晶体管(M3)及所述第四晶体管(M4)的控制端均电连接至所述同相输入端(Vp)；所述第二晶体管(M2)与所述第四晶体管(M4)串接形成的节点(B)作为所述第一比较器的输出端以输出所述第一控制信号(Voa)。3.根据权利要求2所述的电路，其特征在于，所述第一晶体管(M1)及所述第二晶体管(M2)为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第三晶体管(M3)及所述第四晶体管(M4)为NMOS晶体管且其控制端为NMOS晶体管的栅极。4.根据权利要求1所述的电路，其特征在于，所述减法电路包括第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第一多路开关及第二多路开关；其中，所述第五晶体管(M5)及所述第六晶体管(M6)依次串接于所述输出端(VOUT)与接地端(GND)之间，且其控制端均电连接至所述第一比较器的输出端；所述第七晶体管(M7)及所述第八晶体管(M8)依次串接于所述第一多路开关与所述第二多路开关之间，且其控制端分别电连接至所述同相输入端(Vp)和所述反相输入端(Vn)，其衬底端均电连接至参考电压源(VDTH)；所述第一多路开关的两个输入端分别电连接至所述输出端(VOUT)与接地端(GND)，其输出端电连接至所述第七晶体管(M7)且其第一控制端(S1)电连接至所述第一比较器的输出端，第二控制端(S2)电连接至所述第五晶体管(M5)与所述第六晶体管(M6)串接形成的节点(C)处；所述第二多路开关的两个输入端分别电连接至所述输出端(VOUT)与接地端(GND)，其输出端电连接至所述第八晶体管(M8)且其第一控制端(S1)电连接至所述第五晶体管(M5)与所述第六晶体管(M6)串接形成的节点(C)处，第二控制端(S2)电连接至所述第一比较器的输出端；所述第五晶体管(M5)与所述第六晶体管(M6)串接形成的节点(C)输出所述第二控制信号(Vob)，所述第七晶体管(M7)与所述第八晶体管(M8)串接形成的节点(D)作为所述减法器的输出端以输出所述第三控制信号(Voc)。5.根据权利要求4所述的电路，其特征在于，所述第五晶体管(M5)为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第六晶体管(M6)、所述第七晶体管(M7)及所述第八晶体管(M8)为NMOS晶体管且其控制端为NMOS晶体管的栅极。6.根据权利要求4所述的电路，其特征在于，所述第一多路开关或所述第二多路开关包括第二十晶体管(M20)、第二十一晶体管(M21)、第二十二晶体管(M22)及第二十三晶体管(M23)；其中，所述第二十晶体管(M20)电连接于所述输出端(VOUT)与所述第一多路开关或所述第二多路开关的输出端(VOS)之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端(S1)；所述第二十...

【专利技术属性】
技术研发人员：李娅妮，刘林果，朱樟明，杨银堂，张延博，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61