半导体元件及其形成方法技术

一种半导体元件及其形成方法，半导体元件包括半导体基板。半导体元件包括从半导体基板突出并沿第一方向延伸的第一鳍片。半导体元件包括从半导体基板突出并沿第二方向延伸的第一鳍片。耦合至第一鳍片的第一磊晶源极/漏极区与耦合至第二鳍片的第二磊晶源极/漏极区通过空隙彼此侧向隔开。过空隙彼此侧向隔开。过空隙彼此侧向隔开。

【技术实现步骤摘要】
半导体元件及其形成方法


[0001]本揭露是关于一种半导体元件及一种半导体元件的形成方法。

技术介绍

[0002]本揭露大致相关于半导体元件，特定来说，相关于制造非平面晶体管元件的方法。
[0003]由于各种电子组件(例如，晶体管、二极管、电阻、电容等)的集成密度不断改善，半导体产业已经历快速成长。在大多数情况下，集成密度的改善从最小特征尺寸的重复缩小而得，此允许将更多的组件整合至给定面积中。
[0004]鳍式场效应晶体管(FinFET)元件逐渐在集成电路中广泛使用。FinFET元件具有三维结构且包括一或多个从基板突出的鳍片。配置以控制FinFET元件的导电通道内的电荷载子流动的栅极结构包覆一或多个鳍片。举例来说，在三栅极FinFET元件中，栅极结构包覆一或多个鳍片中的每一鳍片的三侧，进而在一或多个鳍片中的每一鳍片的三侧上形成导电通道。

技术实现思路

[0005]根据本揭露一实施例，一种半导体元件包含半导体基板、第一鳍片以及第二鳍片。第一鳍片从半导体基板突出并沿第一方向延伸。第二鳍片从半导体基板突出并沿第一方向延伸。耦合至第一鳍片的第一磊晶源极/漏极区及耦合至第二鳍片的第二磊晶源极/漏极区通过空隙彼此侧向隔开。
[0006]根据本揭露一实施例，一种半导体元件包含半导体基板、第一晶体管以及第二晶体管。半导体基板具有彼此相对的第一侧及第二侧。第一晶体管形成在第一侧上。第一晶体管包括从第一侧突出的第一源极/漏极区。第二晶体管形成在第一侧上并且邻近第一晶体管。第二晶体管包括从第一侧突出的第二源极/漏极区。第一源极/漏极区及第二源极/漏极区通过空隙沿第一侧向方向彼此隔开。
[0007]根据本揭露一实施例，一种半导体元件的形成方法包含：在基板上形成第一半导体鳍片及第二半导体鳍片，其中第一半导体鳍片及第二半导体鳍片沿第一方向延伸；形成沿第一方向延伸的介电鳍片，其中介电鳍片设置在第一半导体鳍片及第二半导体鳍片之间；形成第一虚设栅极结构，其中第一虚设栅极结构沿垂直于第一方向的第二方向延伸并跨过第一半导体鳍片、介电鳍片以及第二半导体鳍片；在位于第一虚设栅极结构的侧上的第一半导体鳍片中形成第一对的源极/漏极区，并在位于第一虚设栅极结构的侧上的第二半导体鳍片中形成第二对的源极/漏极区；以介电层覆压第一对的源极/漏极区及第二对的源极/漏极区；去除介电鳍片；以及在介电层上沉积保护层，以形成分开第一对的源极/漏极区及第二对的源极/漏极区的空隙。
附图说明
[0008]当结合随附诸图阅读时，得自以下详细描述最佳地理解本揭露的一实施方式。应
强调，根据工业上的标准实务，各种特征并未按比例绘制且仅用于说明目的。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
[0009]图1绘示根据一些实施例的鳍式场效应晶体管(FinFET)元件的立体视图；
[0010]图2绘示根据一些实施例的包括两邻接单元的范例布局设计图；
[0011]图3绘示根据一些实施例的用于制造非平面晶体管元件的范例方法流程图；
[0012]图4、图5、图6、图7、图8、图9、图10、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17以及图18绘示根据一些实施例的图3的方法所制造的范例FinFET元件(或范例FinFET元件的一部分)在不同制造阶段期间的剖面图；
[0013]图19绘示根据一些实施例的用于制造非平面晶体管元件的另一范例方法流程图；
[0014]图20绘示根据一些实施例的用于制造非平面晶体管元件的又另一范例方法流程图。
[0015]【符号说明】
[0016]100:鳍式场效应晶体管元件,FinFET元件
[0017]102:基板
[0018]104:鳍片
[0019]106,800:隔离区
[0020]108:栅极介电质
[0021]110:栅极
[0022]112S:源极区
[0023]112D:漏极区
[0024]200:布局设计
[0025]201:部分
[0026]210A:单元
[0027]210B:单元
[0028]220:图案,主动区
[0029]222:半导体鳍片
[0030]222
‑
1,222
‑
2,222
‑
3:非重叠部分,源极/漏极区
[0031]224:半导体鳍片
[0032]224
‑
1,224
‑
2,224
‑
3:非重叠部分,源极/漏极区
[0033]226:图案,主动区
[0034]230:图案,虚设区,虚设鳍片
[0035]232:图案,虚设区,虚设鳍片
[0036]234:图案,虚设区,虚设鳍片
[0037]240～246:图案,栅极结构,虚设栅极结构
[0038]240A～246A:部分
[0039]240B～246B:部分
[0040]244A,244B:栅极结构
[0041]300:方法
[0042]302～328:操作
[0043]400:FinFET元件
[0044]402:基板
[0045]402A,402B:区域
[0046]504A,504B:半导体鳍片
[0047]506:垫氧化物层
[0048]508:垫氮化物层
[0049]510:遮罩
[0050]511:沟槽
[0051]600:虚设通道层
[0052]700:虚设通道层
[0053]700A～700C:虚设鳍片
[0054]900,900
‑
1～900
‑
4:虚设栅极结构
[0055]902:虚设栅极介电质
[0056]904:虚设栅极
[0057]906:遮罩
[0058]1000,1000
‑
1～1000
‑
4:栅极间隔件
[0059]1100,1100A,1100B:源极/漏极区
[0060]1200:层间介电质
[0061]1202:接触蚀刻停止层
[0062]1300,1300
‑
1～1300
‑
4:主动栅极结构
[0063]1302:栅极介电层
[0064]1304:金属栅极层
[0065]1400:沟槽
[0066]1600:介电保护层
[0067]1650:空隙
[0068]1700～1710,1800～1815:互连结构
[0069]1900:方法
[0070]1902～1930:操作
[0071]2000:方法
...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，其特征在于，包含：一半导体基板；从该半导体基板突出并沿一第一方向延伸的一第一鳍片；以及从该半导体基板突出并沿该第一方向延伸的一第二鳍片，其中耦合至该第一鳍片的一第一磊晶源极/漏极区及耦合至该第二鳍片的一第二磊晶源极/漏极区通过一空隙彼此侧向隔开。2.根据权利要求1所述的半导体元件，其特征在于，该第一磊晶源极/漏极区从该第一鳍片的一中心部延伸，该第一鳍片的该中心部被一第一栅极特征覆盖，且其中该第二磊晶源极/漏极区从该第二鳍片的一中心部延伸，该第二鳍片的该中心部被一第二栅极特征覆盖。3.根据权利要求1所述的半导体元件，其特征在于，该第一鳍片属于一第一标准单元，且该第二鳍片属于一第二标准单元，该第一标准单元沿一第二方向邻接该第二标准单元，该第二方向垂直于该第一方向。4.根据权利要求1所述的半导体元件，其特征在于，该第一鳍片及该第二鳍片设置在该半导体基板的一第一侧上。5.一种半导体元件，其特征在于，包含：一半导体基板，具有彼此相对的一第一侧及一第二侧；一第一晶体管，形成在该第一侧上，该第一晶体管包括从该第一侧突出的一第一源极/漏极区；以及一第二晶体管，形成在该第一侧上并且邻近该第一晶体管，该第二晶体管包括从该第一侧突出的一第二源极/漏极区；其中该第一源极/漏极区及该第二源极/漏极区通过一空隙沿一第一侧向方向彼此隔开。6.根据权利要求5所述的半导体元件，其特征在于，该第一晶体管包括连接至该第一源极/漏极区的一第一鳍片基底结构，该第二晶体管包括连接至该第二源极/漏极区的一第二鳍片基底结构，其中该第一鳍片基底结构及该第二鳍片基底结构分别配置成该第一晶体管的导电通道及该第二晶体管的导电通道。7.根据权利要求5所述的半导体元件，其特征在于，该第一晶体管包括多个第一片基底结构，该第二晶体管包括多个第二片基底结构，其中所述多个第一片基底结构及所述多个第二片基...

【专利技术属性】
技术研发人员：邱德馨，萧锦涛，曾健庭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：