【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。
[0004]目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(Contact Over Active Gate，COAG)工艺。与传统的栅极接...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有第一层间介质层，所述第一层间介质层覆盖所述栅极结构的顶部；底部源漏插塞，位于所述栅极结构之间的第一层间介质层中并与所述源漏掺杂层相连，所述底部源漏插塞的顶部低于所述第一层间介质层的顶部且高于所述栅极结构的顶部；第二层间介质层，贯穿所述底部源漏插塞顶部的所述第一层间介质层；刻蚀阻挡层，位于所述第二层间介质层的侧壁和所述第一层间介质层之间；栅极插塞，贯穿相邻所述刻蚀阻挡层之间的所述第一层间介质层，所述栅极插塞的底部与所述栅极结构相连；顶部源漏插塞，贯穿相邻所述刻蚀阻挡层之间的所述第二层间介质层，所述顶部源漏插塞的底部与所述底部源漏插塞相连。2.如权利要求1所述的半导体结构，其特征在于，在位于所述栅极结构顶部的第一层间介质层中，与所述刻蚀阻挡层的侧壁相对的面为第一侧面，与所述底部源漏插塞的侧壁相对的面为第二侧面，所述第一侧面相对于所述第二侧面凸出。3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：保护层，位于所述底部源漏插塞的侧壁，且所述保护层的顶部与所述底部源漏插塞的顶部齐平。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第三层间介质层，位于所述第一层间介质层、第二层间介质层和刻蚀阻挡层的顶部；所述栅极插塞和顶部源漏插塞还贯穿所述第三层间介质层。5.如权利要求1所述的半导体结构，其特征在于，以平行于所述基底表面且垂直于所述栅极结构侧壁的方向为横向，所述刻蚀阻挡层的横向尺寸为50埃米至200埃米。6.如权利要求1所述的半导体结构，其特征在于，所述底部源漏插塞的顶部至所述第一层间介质层的顶部的距离为50埃米至500埃米。7.如权利要求2所述的半导体结构，其特征在于，所述第一侧面相对于所述第二侧面凸出的尺寸为50埃米至200埃米。8.如权利要求3所述的半导体结构，其特征在于，以平行于所述基底表面且垂直于所述栅极结构侧壁的方向为横向，所述保护层的横向尺寸为50埃米至200埃米。9.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡层的材料包括氮化硅、碳化硅和碳氧化硅中的一种或多种。10.如权利要求3所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅和碳氮氧化硅中的一种或多种。11.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有第一层间介质层，所述第一层间介质层覆盖所述栅极结构的顶部；形成贯穿所述栅极结构之间的第一层间介质层的开口，所述开口露出所述源漏掺杂层；
在所述开口内形成底部源漏插塞，所述底部源漏插塞的顶部低于所述开口的顶部，且所述底部源漏插塞的顶部高于所述栅极结构的顶部；在所述底部源漏插塞露出的开口侧壁形成刻蚀阻挡层；形成所述刻蚀阻挡层后，在剩余的所述开口中形成第二层间介质层；形成位于相邻所述刻蚀阻挡层之间且贯穿所述第一层间介质层的栅极接触孔，所述栅极接触孔底部露出所述栅极结构；形成位于相邻所述刻蚀阻挡层之间且贯穿所述第二层间介质层的源漏接触孔，所述源漏接触孔底部露出所述底部源漏插塞；在所述栅极接触孔内形成栅极插塞，在所述源漏接触孔内形成顶部源漏插塞。12.如权利要求11所述的半导体结构的形成方法，其特征在于，以平行于所述基底表面且垂...
【专利技术属性】
技术研发人员：张海洋，陈卓凡，刘骁兵，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。