三维存储器、其制作方法以及具有其的存储系统技术方案

本发明专利技术提供了一种三维存储器、其制作方法以及具有其的存储系统。该制作方法包括以下步骤：提供半导体衬底，半导体衬底具有第一表面，对第一表面进行刻蚀形成具有凸起部的第二表面；在第二表面上形成堆叠体；刻蚀堆叠体，以在堆叠体中形成贯穿至凸起部的沟道通孔；在沟道通孔中形成与凸起部接触的存储结构。本发明专利技术通过使半导体衬底的凸起部直接与存储结构接触，避免了现有技术中SEG工艺对衬底表面清洁度的需求而导致的工艺成本增加。此外，上述制作方法还能够避免现有技术中SEG工艺形成外延层中存在孔洞而造成的器件漏电问题。存在孔洞而造成的器件漏电问题。存在孔洞而造成的器件漏电问题。

【技术实现步骤摘要】
三维存储器、其制作方法以及具有其的存储系统


[0001]本专利技术涉及半导体
，具体而言，涉及一种三维存储器、其制作方法以及具有其的存储系统。

技术介绍

[0002]闪存(Flash Memory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，进一步提出了3D NAND存储器。
[0003]在3D NAND存储器的制备工艺中，通常在硅衬底上形成堆叠结构，并对堆叠结构刻蚀形成沟道通孔，进一步刻蚀以贯穿至衬底中形成硅槽，然后在硅槽表面进行硅的选择性外延生长(SEG)形成外延层。然而，上述外延工艺对衬底表面的洁净度要求很高，导致工艺成本较高。

技术实现思路

[0004]本专利技术的主要目的在于提供一种三维存储器、其制作方法以及具有其的存储系统，以解决现有技术中存储器的工艺成本较高的问题。
[0005]为了实现上述目的，根据本专利技术的一个方面，提供了一种三维存储器的制作方法，包括以下步骤：提供半导体衬底，半导体衬底具有第一表面，对第一表面进行刻蚀形成具有凸起部的第二表面；在第二表面上形成堆叠体；刻蚀堆叠体，以在堆叠体中形成贯穿至凸起部的沟道通孔；在沟道通孔中形成与凸起部接触的存储结构。
[0006]进一步地，第一表面进行刻蚀形成具有凸起部的第二表面的步骤包括：在第一表面覆盖掩膜材料层；将掩膜材料层图形化，以形成掩膜层；通过掩膜层刻蚀半导体衬底，以在半导体衬底中与掩膜层对应的位置形成凸起部。
[0007]进一步地，第二表面具有多个凸起部，在第二表面上形成堆叠体的步骤包括：第二表面具有多个凸起部，在第二表面上形成堆叠体的步骤包括：在位于相邻凸起部之间的第二表面上形成交替层叠的至少一层第一牺牲层和至少一层第一隔离层，以形成第一堆叠结构；在凸起部和第一堆叠结构上形成交替层叠的多层第二牺牲层和多层第二隔离层，以形成第二堆叠结构。
[0008]进一步地，在沟道通孔中形成存储结构的步骤包括：在沟道通孔的侧壁上形成功能层；在沟道通孔中形成覆盖功能层的沟道层，以使沟道层与凸起部接触；在沟道通孔中形成介电填充层，以使沟道层包裹介电填充层。
[0009]进一步地，在沟道通孔的侧壁上形成功能层的步骤包括：在沟道通孔的侧壁上顺序形成的电荷阻挡层、电子捕获层和隧穿层，电荷阻挡层、电子捕获层和隧穿层沿远离沟道通孔的侧壁的方向层叠设置。
[0010]进一步地，凸起部具有与沟道层接触的第一接触面，沟道层具有与第一接触面接
触的第二接触面，第二接触面在第一接触面上的投影位于第一接触面中。
[0011]进一步地，在沟道通孔中形成与凸起部接触的存储结构的步骤之后，制作方法还包括以下步骤：将第一牺牲层和第二牺牲层置换为栅极结构，以形成栅极堆叠结构，其中，由第一牺牲层置换的栅极结构为底部选择栅。
[0012]进一步地，将第一牺牲层和第二牺牲层置换为栅极结构的步骤包括：在堆叠体中形成贯穿至半导体衬底的栅极隔槽，并去除第一牺牲层和第二牺牲层；在对应第一牺牲层和第二牺牲层的位置形成栅极结构，栅极结构包括对应第一牺牲层的底部选择栅；在栅极隔槽中填充介质材料。
[0013]根据本专利技术的另一方面，提供了一种三维存储器，包括：半导体衬底，半导体衬底的表面具有凸起部；栅极堆叠结构，设置于半导体衬底的具有凸起部的表面，且栅极堆叠结构中具有贯穿至凸起部的沟道通孔；沟道结构，设置于沟道通孔中并与凸起部接触。
[0014]进一步地，半导体衬底具有多个凸起部，栅极堆叠结构包括沿远离半导体衬底的方向交替层叠的多层栅极结构和多层隔离层，多层栅极结构中的至少一层栅极结构为底部选择栅，底部选择栅位于相邻凸起部之间。
[0015]进一步地，沟道结构包括：功能层，设置于沟道通孔的侧壁上；沟道层，覆盖功能层并与凸起部接触；介电填充层，设置于沟道通孔中，且沟道层包裹介电填充层。
[0016]进一步地，功能层包括顺序层叠在沟道通孔的侧壁上的电荷阻挡层、电子捕获层和隧穿层。
[0017]进一步地，凸起部具有与沟道层接触的第一接触面，沟道层具有与第一接触面接触的第二接触面，第二接触面在第一接触面上的投影位于第一接触面中。
[0018]进一步地，半导体衬底为硅衬底，沟道层为多晶硅层。
[0019]根据本专利技术的另一方面，还提供了一种存储系统，包括控制器和三维存储器，三维存储器被配置为存储数据，控制器耦合到三维存储器并被配置为控制三维存储器，三维存储器由上述的三维存储器的制作方法制备而成，或三维存储器为上述的三维存储器。
[0020]应用本专利技术的技术方案，提供了一种三维存储器的制作方法，该方法在提供具有第一表面的半导体衬底后，将其第一表面形成具有凸起部的第二表面，并在该第二表面上形成堆叠体，然后刻蚀堆叠体，以形成贯穿至上述凸起部的沟道通孔，从而能够通过在沟道通孔中形成存储结构，使得存储结构能够通过凸起部直接与半导体衬底接触。由于现有技术中在形成连接存储结构与衬底的外延层之前，需要对衬底表面进行多道清洁工序，以保证选择性外延生长(SEG)形成外延层的生长质量，而本专利技术通过使半导体衬底的凸起部直接与存储结构接触，避免了现有技术中SEG工艺对衬底表面清洁度的需求而导致的工艺成本增加。此外，上述制作方法还能够避免现有技术中SEG工艺形成外延层中存在孔洞而造成的器件漏电问题。
附图说明
[0021]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0022]图1示出了在本申请实施方式所提供的三维存储器的制作方法的流程示意图；
[0023]图2示出了在本申请实施方式所提供的三维存储器的制作方法中，在半导体衬底
的第一表面覆盖掩膜材料层后的基体剖面结构示意图；
[0024]图3示出了将图2所示的掩膜材料层图形化以形成掩膜层后的基体剖面结构示意图；
[0025]图4示出了在图3所示的半导体衬底中与掩膜层对应的位置形成凸起部后的基体剖面结构示意图；
[0026]图5示出了在图4所示的半导体衬底的第二表面上形成第一堆叠结构后的基体剖面结构示意图；
[0027]图6示出了在图5所示的半导体衬底的第二表面上形成第二堆叠结构后的基体剖面结构示意图；
[0028]图7示出了在图6所示的堆叠体中形成贯穿至凸起部的沟道通孔后的基体剖面结构示意图；
[0029]图8示出了在图7所示的沟道通孔中形成与凸起部接触的存储结构后的基体剖面结构示意图；
[0030]图9示出了将图8所示的堆叠体中的牺牲层置换为栅极结构后的基体剖面结构示意图；
[0031]图10示出了在图9所示的栅极隔槽中形成共源极后的基体剖面结构示意图；
[0032]图11示出了根据本申本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括以下步骤：提供半导体衬底，所述半导体衬底具有第一表面，对所述第一表面进行刻蚀形成具有凸起部的第二表面；在所述第二表面上形成堆叠体；刻蚀所述堆叠体，以在所述堆叠体中形成贯穿至所述凸起部的沟道通孔；在所述沟道通孔中形成与所述凸起部接触的存储结构。2.根据权利要求1所述的制作方法，其特征在于，所述第一表面进行刻蚀形成具有所述凸起部的所述第二表面的步骤包括：在所述第一表面覆盖掩膜材料层；将所述掩膜材料层图形化，以形成掩膜层；通过所述掩膜层刻蚀所述半导体衬底，以在所述半导体衬底中与所述掩膜层对应的位置形成所述凸起部。3.根据权利要求1所述的制作方法，其特征在于，所述第二表面具有多个所述凸起部，在所述第二表面上形成所述堆叠体的步骤包括：在位于相邻所述凸起部之间的所述第二表面上形成交替层叠的至少一层第一牺牲层和至少一层第一隔离层，以形成第一堆叠结构；在所述凸起部和所述第一堆叠结构上形成交替层叠的多层第二牺牲层和多层第二隔离层，以形成第二堆叠结构。4.根据权利要求1至3中任一项所述的制作方法，其特征在于，在所述沟道通孔中形成所述存储结构的步骤包括：在所述沟道通孔的侧壁上形成功能层；在所述沟道通孔中形成覆盖所述功能层的沟道层，以使所述沟道层与所述凸起部接触；在所述沟道通孔中形成介电填充层，以使所述沟道层包裹所述介电填充层。5.根据权利要求4所述的制作方法，其特征在于，在所述沟道通孔的侧壁上形成所述功能层的步骤包括：在所述沟道通孔的侧壁上顺序形成的电荷阻挡层、电子捕获层和隧穿层，所述电荷阻挡层、所述电子捕获层和所述隧穿层沿远离所述沟道通孔的侧壁的方向层叠设置。6.根据权利要求4所述的制作方法，其特征在于，所述凸起部具有与所述沟道层接触的第一接触面，所述沟道层具有与所述第一接触面接触的第二接触面，所述第二接触面在所述第一接触面上的投影位于所述第一接触面中。7.根据权利要求3所述的制作方法，其特征在于，在所述沟道通孔中形成与所述凸起部接触的所述存储结构的步骤之后，所述制作方法还包括以下步骤：将所述第一牺牲层和所述第二牺牲层置换为栅极结构，以形成栅极堆叠结构，其中，由所述第一牺牲层置换的...

【专利技术属性】
技术研发人员：雷奇奇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：