本发明专利技术涉及半导体集成电路技术领域，具体公开了一种存储器电路的验证方法、装置、平台、设备及存储介质，其中，验证方法包括以下步骤：利用二维数组建立关联于存储器的存储单元的存储模型，存储模型用于根据算法阶段、操作电压及操作区域地址对二维数组进行相应操作；对存储器的模拟电路中除存储单元外的电路进行提取建模并结合存储模型获取模拟电路模型，根据数字电路的设计逻辑获取数字电路模型；基于数字电路模型和模拟电路模型构建验证平台以进行存储器电路验证；该验证方法的存储模型根据算法阶段、操作电压及操作区域地址对二维数组进行相应操作，有效减少了整个验证过程的内存消耗量，降低了验证负荷并极大地提高了验证效率。效率。效率。
【技术实现步骤摘要】
存储器电路的验证方法、装置、平台、设备及存储介质
[0001]本申请涉及半导体集成电路
，具体而言，涉及一种存储器电路的验证方法、装置、平台、设备及存储介质。
技术介绍
[0002]存储器验证方法根据存储器的具体结构进行建模以验证存储器的各项功能，现有的验证方法需要提取完整的存储器电路进行建模再构建验证平台进行验证。
[0003]对于存储器电路验证而言，验证对象为数字电路（DIGITAL）和模拟电路（ANALOG）中除存储单元外（Memory cell）的电路，但由于整个存储器模型为根据存储器具体结构进行建模，使得存储器模型中包含了具体的存储单元模型，致使存储器电路验证过程中，完整仿真了存储单元数据变化过程，该变化过程消耗了大量内存，占据了大量的仿真时间，且对于存储器电路验证过程而言属于冗余操作，限制了存储器电路验证的速度。
[0004]针对上述问题，目前尚未有有效的技术解决方案。
技术实现思路
[0005]本申请的目的在于提供一种存储器电路的验证方法、装置、平台、设备及存储介质，减少验证过程中内存消耗量，并提高验证效率。
[0006]第一方面，本申请提供了一种存储器电路的验证方法，用于验证存储器的数字电路和模拟电路，所述验证方法包括以下步骤：利用二维数组建立关联于所述存储器的存储单元的存储模型，所述存储模型用于根据算法阶段、操作电压及操作区域地址对所述二维数组进行相应操作；对所述存储器的模拟电路中除存储单元外的电路进行提取建模并结合所述存储模型获取模拟电路模型，根据数字电路的设计逻辑获取数字电路模型；基于所述数字电路模型和所述模拟电路模型构建验证平台以进行存储器电路验证。
[0007]本申请的一种存储器电路的验证方法，跳过了存储单元的具体变化仿真过程，有效减少了整个验证过程的内存消耗量，降低了验证负荷并极大地提高了验证效率。
[0008]所述的一种存储器电路的验证方法，其中，所述算法阶段基于所述数字电路模型根据验证过程中输入的操作指令而调用的算法状态机产生。
[0009]本申请的验证方法中的存储单元为根据算法阶段、操作电压及操作区域地址对二维数组进行相应操作，仅通过数字电路模型发出的算法状态机及模拟电路模型生成的操作电压来确定电路操作行为是否对应，忽略验证状态机之间的控制关系，有效简化存储模型构成。
[0010]所述的一种存储器电路的验证方法，其中，所述操作指令包括擦除指令、写入指令及读取指令中的一种或多种。
[0011]所述的一种存储器电路的验证方法，其中，所述模拟电路模型包括IO模块、CONFIG
模块、STATUS模块、ANALOG电压模块和所述存储模型。
[0012]所述的一种存储器电路的验证方法，其中，所述操作电压通过所述模拟电路模型根据所述算法阶段产生。
[0013]所述的一种存储器电路的验证方法，其中，所述存储单元的数量及位置分布与所述二维数组的元素数量及位置分布一致。
[0014]为了使二维数组与存储单元匹配更准确，将二维数组的位置分布设置为与存储单元的位置分布一致，使得存储模型能根据操作区域地址迅速确定对应于该操作区域地址的存储单元的二维数组中的元素。
[0015]第二方面，本申请还提供了一种存储器电路的验证装置，用于验证存储器的数字电路和模拟电路，所述验证装置包括：第一建模模块，用于利用二维数组建立关联于所述存储器的存储单元的存储模型，所述存储模型用于根据算法阶段、操作电压及操作区域地址对所述二维数组进行相应操作；第二建模模块，用于对所述存储器的模拟电路中除存储单元外的电路进行提取建模并结合存储模型获取模拟电路模型，根据数字电路的设计逻辑获取数字电路模型；验证平台构建模块，用于基于所述数字电路模型和所述模拟电路模型构建验证平台以进行存储器电路验证。
[0016]本申请的一种存储器电路的验证装置，跳过了存储单元的具体变化仿真过程，有效减少了整个验证过程的内存消耗量，降低了验证负荷并极大地提高了验证效率。
[0017]第三方面，本申请还提供了一种存储器电路的验证平台，用于验证存储器的数字电路和模拟电路，所述验证平台基于数字电路模型和模拟电路模型构建，所述验证平台还包括用于通过SPI协议输送验证信息给所述数字电路模型的验证环境，所述模拟电路模型通过对所述存储器的模拟电路中除存储单元外的电路进行提取建模并结合存储模型进行获取，所述数字电路模型根据数字电路的设计逻辑获取；所述存储模型关联于所述存储器的存储单元且为利用二维数组建立，所述存储模型用于根据算法阶段、操作电压及操作区域地址对所述二维数组进行相应操作。
[0018]本申请的一种存储器电路的验证平台，该验证平台的模拟电路模型包含了由二维数组建立的存储模型，且该存储模型根据算法阶段、操作电压及操作区域地址对二维数组进行相应操作，使得该验证平台在验证存储器电路的过程中，跳过了存储单元的具体仿真过程，有效减少了整个验证过程的内存消耗量，降低了验证负荷并极大地提高了验证效率。
[0019]第四方面，本申请还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
[0020]第五方面，本申请还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
[0021]由上可知，本申请提供了一种存储器电路的验证方法、装置、平台、设备及存储介质，其中，验证方法建立了利用二维数组构建的存储模型以验证存储器的数字电路和模拟电路，该存储模型根据算法阶段、操作电压及操作区域地址对二维数组进行相应操作，跳过了存储单元的具体变化仿真过程，有效减少了整个验证过程的内存消耗量，降低了验证负
荷并极大地提高了验证效率。
附图说明
[0022]图1为本申请实施例提供的存储器电路的验证方法的流程图。
[0023]图2为本申请实施例提供的存储器电路的验证装置的结构示意图。
[0024]图3为本申请实施例提供的存储器电路的验证平台的结构示意图。
[0025]图4为本申请实施例提供的电子设备的结构示意图。
[0026]附图标记：201、第一建模模块；202、第二建模模块；203、验证平台构建模块；301、数字电路模型；302、模拟电路模型；303、存储模型；401、处理器；402、存储器；403、通信总线。
具体实施方式
[0027]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器电路的验证方法，用于验证存储器的数字电路和模拟电路，其特征在于，所述验证方法包括以下步骤：利用二维数组建立关联于所述存储器的存储单元的存储模型，所述存储模型用于根据算法阶段、操作电压及操作区域地址对所述二维数组进行相应操作；对所述存储器的模拟电路中除存储单元外的电路进行提取建模并结合所述存储模型获取模拟电路模型，根据数字电路的设计逻辑获取数字电路模型；基于所述数字电路模型和所述模拟电路模型构建验证平台以进行存储器电路验证。2.根据权利要求1所述的一种存储器电路的验证方法，其特征在于，所述算法阶段基于所述数字电路模型根据验证过程中输入的操作指令而调用的算法状态机产生。3.根据权利要求2所述的一种存储器电路的验证方法，其特征在于，所述操作指令包括擦除指令、写入指令及读取指令中的一种或多种。4.根据权利要求1所述的一种存储器电路的验证方法，其特征在于，所述模拟电路模型包括IO模块、CONFIG模块、STATUS模块、ANALOG电压模块和所述存储模型。5.根据权利要求1所述的一种存储器电路的验证方法，其特征在于，所述操作电压通过所述模拟电路模型根据所述算法阶段产生。6.根据权利要求1所述的一种存储器电路的验证方法，其特征在于，所述存储单元的数量及位置分布与所述二维数组的元素数量及位置分布一致。7.一种存储器电路的验证装置，用于验证存储器的数字电路和模拟电路，其特征在于，所述验证装置包括：第一建模模块，...
【专利技术属性】
技术研发人员：林朝明，张新展，
申请(专利权)人：芯天下技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。