一种芯片验证方法、装置及存储介质，其中，方法包括：获取用于芯片验证的验证激励以及芯片的实际输出结果；将验证激励输入预设的神经网络模型，获得预测概率以及预测结果；其中，预设概率为神经网络模型预测的验证激励输入芯片具有输出结果的概率，预测结果为神经网络模型预测的验证激励输入芯片的输出结果；根据预设的激励筛选规则、芯片的实际输出结果、预测概率以及预测结果对验证激励进行筛选，并将筛选后的验证激励送入芯片的验证环境以进行芯片验证。本发明专利技术通过神经网络模型的加入，使得输入的验证激励更加偏向于验证芯片中那些不容易验证到的或者没有验证到的区域，从而不但能够实现芯片验证效率的提升，而且还能够更加全面的覆盖验证。全面的覆盖验证。全面的覆盖验证。
【技术实现步骤摘要】
一种芯片验证方法、装置及存储介质
[0001]本专利技术涉及芯片设计领域，尤其涉及一种芯片验证方法、装置及存储介质。
技术介绍
[0002]随着芯片的特征尺寸不断缩小，芯片自身复杂度日渐提高，验证芯片完整功能所需的时间和精力大幅增加。基于RTL(Register Transfer Level，寄存器转换级电路)仿真的功能验证对于设计来说是一个关键但非常耗时的步骤，验证人员需要穷尽所有可能的情况给设计产生激励，并统计在不同激励情况下的覆盖率。因此当前验证面临的一个重要问题就是如何快速产生合适的激励，既能够缩短仿真时间，同时尽量覆盖所有可能的情况。
技术实现思路
[0003]为解决上述技术问题或达到上述目的，在本专利技术的一个方面，提出了一种芯片验证方法，所述方法包括：获取用于芯片验证的验证激励以及芯片的实际输出结果；将所述验证激励输入预设的神经网络模型，获得预测概率以及预测结果；其中，所述预设概率为所述神经网络模型预测的所述验证激励输入所述芯片具有输出结果的概率，所述预测结果为所述神经网络模型预测的所述验证激励输入所述芯片的输出结果；根据预设的激励筛选规则、所述芯片的实际输出结果、所述预测概率以及所述预测结果对所述验证激励进行筛选，并将筛选后的验证激励送入所述芯片的验证环境以进行芯片验证。
[0004]在一个或多个实施例中，所述激励筛选规则包括：响应于所述预测概率大于第一预设值且所述预测结果不在所述芯片的实际输出结果中，将对应的验证激励送入所述芯片的验证环境以进行芯片验证。
[0005]在一个或多个实施例中，所述激励筛选规则还包括：响应于所述预测概率大于第一预设值且所述预测结果在所述芯片的实际输出结果中，过滤掉对应的验证激励，并获取下一验证激励。
[0006]在一个或多个实施例中，所述验证激励由预设的验证激励集合进行集中管理，所述方法还包括：在所述验证激励集合中删除被所述筛选规则过滤掉的验证激励。
[0007]在一个或多个实施例中，所述激励筛选规则还包括：响应于所述预测概率小于第二预设值，过滤掉对应的验证激励，并获取下一验证激励；其中，所述第二预设值小于所述第一预设值。
[0008]在一个或多个实施例中，所述激励筛选规则还包括：响应于所述预测概率大于等于所述第二预设值且小于等于所述第一预设值，将对应的验证激励送入所述芯片的验证环境，并获得所述芯片的实际输出结果；将所述对应的验证激励以及所述实际输出结果保存为所述神经网络模型的学习样本。
[0009]在一个或多个实施例中，所述神经网络模型具有自我学习功能，所述方法还包括：将所述学习样本送入所述神经网络模型以使得所述神经网络模型基于所述学习样本进行自我学习。
[0010]在一个或多个实施例中，本专利技术的芯片验证方法，还包括：获取训练样本，所述训练样本包括激励以及所述激励输入预设的仿真芯片的输出结果；构建神经网络模型，并通过所述训练样本训练所述神经网络模型；获取验证样本，通过所述验证样本验证所述神经网络模型的预测准确率；响应于所述神经网络模型的预测准确率大于等于预设值输出对应的神经网络模型；其中，所述预设的仿真芯片为对目标芯片的仿真设计。
[0011]在本专利技术的第二方面，提出了一种芯片验证的优化装置，包括：至少一个处理器；环境模块，用于提供所述芯片验证的验证环境；以及存储器，所述存储器中预设有可执行的计算机程序，所述计算机程序被所述至少一个处理器执行时用于实现如上述任意一实施例中所述的芯片验证方法的步骤，步骤包括：获取用于芯片验证的验证激励以及芯片的实际输出结果；将所述验证激励输入预设的神经网络模型，获得预测概率以及预测结果；其中，所述预设概率为所述神经网络模型预测的所述验证激励输入所述芯片具有输出结果的概率，所述预测结果为所述神经网络模型预测的所述验证激励输入所述芯片的输出结果；根据预设的激励筛选规则、所述芯片的实际输出结果、所述预测概率以及所述预测结果对所述验证激励进行筛选，并将筛选后的验证激励送入所述芯片的验证环境以进行芯片验证。
[0012]在一个或多个实施例中，所述激励筛选规则包括：响应于所述预测概率大于第一预设值且所述预测结果不在所述芯片的实际输出结果中，将对应的验证激励送入所述芯片的验证环境以进行芯片验证。
[0013]在一个或多个实施例中，所述激励筛选规则还包括：响应于所述预测概率大于第一预设值且所述预测结果在所述芯片的实际输出结果中，过滤掉对应的验证激励，并获取下一验证激励。
[0014]在一个或多个实施例中，所述验证激励由预设的验证激励集合进行集中管理，所述方法还包括：在所述验证激励集合中删除被所述筛选规则过滤掉的验证激励。
[0015]在一个或多个实施例中，所述激励筛选规则还包括：响应于所述预测概率小于第二预设值，过滤掉对应的验证激励，并获取下一验证激励；其中，所述第二预设值小于所述第一预设值。
[0016]在一个或多个实施例中，所述激励筛选规则还包括：响应于所述预测概率大于等于所述第二预设值且小于等于所述第一预设值，将对应的验证激励送入所述芯片的验证环境，并获得所述芯片的实际输出结果；将所述对应的验证激励以及所述实际输出结果保存为所述神经网络模型的学习样本。
[0017]在一个或多个实施例中，所述神经网络模型具有自我学习功能，所述方法还包括：将所述学习样本送入所述神经网络模型以使得所述神经网络模型基于所述学习样本进行自我学习。
[0018]在一个或多个实施例中，本专利技术的芯片验证方法，还包括：获取训练样本，所述训练样本包括激励以及所述激励输入预设的仿真芯片的输出结果；构建神经网络模型，并通过所述训练样本训练所述神经网络模型；获取验证样本，通过所述验证样本验证所述神经网络模型的预测准确率；响应于所述神经网络模型的预测准确率大于等于预设值输出对应的神经网络模型；其中，所述预设的仿真芯片为对目标芯片的仿真设计。
[0019]在本专利技术的第三方面，提出了一种可读存储介质，所述可读存储介质中预设有可执行的计算机程序，所述计算机程序被执行时用于实现如上述任意一实施例所述的芯片验
证方法的步骤，步骤包括：获取用于芯片验证的验证激励以及芯片的实际输出结果；将所述验证激励输入预设的神经网络模型，获得预测概率以及预测结果；其中，所述预设概率为所述神经网络模型预测的所述验证激励输入所述芯片具有输出结果的概率，所述预测结果为所述神经网络模型预测的所述验证激励输入所述芯片的输出结果；根据预设的激励筛选规则、所述芯片的实际输出结果、所述预测概率以及所述预测结果对所述验证激励进行筛选，并将筛选后的验证激励送入所述芯片的验证环境以进行芯片验证。
[0020]在一个或多个实施例中，所述激励筛选规则包括：响应于所述预测概率大于第一预设值且所述预测结果不在所述芯片的实际输出结果中，将对应的验证激励送入所述芯片的验证环境以进行芯片验证。
[0021]在一个或多个实施例中，所述激励筛选规则还包括：响应于所述预测概率大于第一预设值且所述预测结果在所述芯片的实际输出结果中，过滤本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片验证方法，其特征在于，所述方法包括：获取用于芯片验证的验证激励以及芯片的实际输出结果；将所述验证激励输入预设的神经网络模型，获得预测概率以及预测结果；其中，所述预设概率为所述神经网络模型预测的所述验证激励输入所述芯片具有输出结果的概率，所述预测结果为所述神经网络模型预测的所述验证激励输入所述芯片的输出结果；根据预设的激励筛选规则、所述芯片的实际输出结果、所述预测概率以及所述预测结果对所述验证激励进行筛选，并将筛选后的验证激励送入所述芯片的验证环境以进行芯片验证。2.根据权利要求1所述的芯片验证方法，其特征在于，所述激励筛选规则包括：响应于所述预测概率大于第一预设值且所述预测结果不在所述芯片的实际输出结果中，将对应的验证激励送入所述芯片的验证环境以进行芯片验证。3.根据权利要求2所述的芯片验证方法，其特征在于，所述激励筛选规则还包括：响应于所述预测概率大于第一预设值且所述预测结果在所述芯片的实际输出结果中，过滤掉对应的验证激励，并获取下一验证激励。4.根据权利要求3所述的芯片验证方法，其特征在于，所述验证激励由预设的验证激励集合进行集中管理，所述方法还包括：在所述验证激励集合中删除被所述筛选规则过滤掉的验证激励。5.根据权利要求3所述的芯片验证方法，其特征在于，所述激励筛选规则还包括：响应于所述预测概率小于第二预设值，过滤掉对应的验证激励，并获取下一验证激励；其中，所述第二预设值小于所述第一预设值。6.根据权利要求5所述的芯片验证方法，其特征在于，所述激励筛...
【专利技术属性】
技术研发人员：李维杰，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。