一种增加低频射频信号承载能力的MOS管堆叠结构制造技术

本发明专利技术公开了一种增加低频射频信号承载能力的MOS管堆叠结构，包括若干个MOS管，MOS管的源级、栅级依次相连堆叠成开关栈，开关栈连接高压信号Vin的一端为高阶，连接低压信号Vout的一端为低阶，射频信号从高阶输入，低阶输出，所述每个MOS管的漏极和源极之间并联接入阻抗元件，每个阻抗元件的阻抗值从低价开始向高价逐级递减。本发明专利技术设计了MOS管的源漏并联阻抗元件，每级源漏并联阻抗元件并不相同，源漏并联阻抗元件阻抗值大小与其所在阶数的位置关系有关。每级源漏并联阻抗元件大小呈递减关系。利用改变源漏并联阻抗元件来匹配栅极泄露电流，以平衡级间电压分布。以平衡级间电压分布。以平衡级间电压分布。

【技术实现步骤摘要】
一种增加低频射频信号承载能力的MOS管堆叠结构


[0001]本专利技术涉及一种增加低频射频信号承载能力的MOS管堆叠结构，属于半导体集成电路制造


技术介绍

[0002]芯片上堆叠成栈的集成晶体管存在到地寄生电容，当开关处于关断状态时，MOS管可以等效为电容。当开关处于关断状态，若有大功率射频信号施加在开关上，理想状态下开关各级晶体管的承受电压是相同的。但由于到地寄生电容的效应，部分电流通过寄生电容流向地，使得各级开关晶体管实际承受压降（Δv）不同，从而影响了开关的大功率承载能力。由于增加晶体管级数的同时，到地寄生电容也会相应增加，所以很难单纯通过增加开关级数来增大开关承压能力。
[0003]现有技术中为解决关断MOS管电流泄露的问题，一般会在源漏之间接入电容来进行平衡，电容结构对频率较高的信号会有改善，但对低频信号并没有调节效果。低频信号会通过栅极电阻泄露，存在缺陷，其低频电压承压能力并未提高。

技术实现思路

[0004]目的：为了克服现有技术中存在的不足，本专利技术提供一种增加低频射频信号承载能力的MOS管堆叠结构。
[0005]技术方案：为解决上述技术问题，本专利技术采用的技术方案为：一种增加低频射频信号承载能力的MOS管堆叠结构，包括若干个MOS管，MOS管的源级、栅级依次相连堆叠成开关栈，开关栈连接高压信号Vin的一端为高阶，连接低压信号Vout的一端为低阶，射频信号从高阶输入，低阶输出，所述每个MOS管的漏极和源极之间并联接入阻抗元件，每个阻抗元件的阻抗值从低价开始向高价逐级递减。
[0006]作为优选方案，每个阻抗元件的阻抗值计算公式如下：其中，Rds
n
为第n阶源漏之间并联阻抗值，Rds1为第一阶源漏之间并联阻抗值，为给定值，单位为欧姆，Rgb为电阻参数，单位为欧姆。
[0007]作为优选方案，阻抗元件采用电阻。
[0008]作为优选方案，阻抗元件采用电感。
[0009]作为优选方案，阻抗元件采用电容。
[0010]作为优选方案，阻抗元件采用电阻、电感、电容至少其中两个的串联、并联或者串并联结构。
[0011]作为优选方案，所述MOS管采用PMOS管。
[0012]作为优选方案，所述MOS管采用NMOS管。
[0013]有益效果：本专利技术提供的一种增加低频射频信号承载能力的MOS管堆叠结构，其优点如下：1. 设计了MOS管的源漏并联阻抗元件，每级源漏并联阻抗元件并不相同，源漏并联阻抗元件阻抗值大小与其所在阶数的位置关系有关。
[0014]2. 每级源漏并联阻抗元件大小呈递减关系。
[0015]3. 利用改变源漏并联阻抗元件来匹配栅极泄露电流，以平衡级间电压分布。
附图说明
[0016]图1为MOS管截面示意图。
[0017]图2为MOS管开关栈示意图。
[0018]图3为无递减源漏并联阻抗开关栈的级间电压差分布图。
[0019]图4为添加递减源漏并联阻抗后开关栈的级间电压差分布图。
[0020]图5为源漏并联阻抗的其他替代结构图。
[0021]图6为源漏并联阻抗阻抗值递减规律图。
[0022]图7为有无递减源漏并联阻抗开关管的谐波表现对比图。
具体实施方式
[0023]下面结合具体实施例对本专利技术作更进一步的说明。
[0024]一种增加低频射频信号承载能力的MOS管堆叠结构，对传统芯片上的集成MOS管做了改进,增加了源漏并联阻抗元件，以提高MOS管低频电压承受能力。
[0025]芯片上集成的开关晶体管，以N沟道MOS管为例，如图1所示，一般由包含了四个端口，分别为栅级(Gate)、漏级(Drain)、源级(Source)，基体端(Body)。栅级与基体端间存在绝缘的二氧化硅隔离层。漏极和源级由浓度较高的n+离子掺杂形成。对于N沟道器件，基体端为p型硅衬底。CMOS晶体管通过栅极加压的方式改变衬底的电荷分布，以此对器件进行有效控制。
[0026]为提高MOS管承压能力，一般会将若干个MOS管堆叠成开关栈，如图2所示。本专利技术在开关栈电路中每个射频MOS管的漏极和源极之间并联接入阻抗元件（Rds），且该阻抗元件阻抗值按递减规律分布。即在开关管的源极和漏极之间并联接入阻抗元件（Rds），以该结构为开关单元，多个开关单元之间源漏首尾相接，堆叠成栈，一个开关单元即为该开关栈中的一阶（M1、M2、M3
…
）。
[0027]规定开关栈中连接高压信号（Vin）的一端为高阶，连接低压信号（Vout）的一端为低阶，即射频信号从高阶（M3）输入，低阶（M1）输出。随着开关单元阶数的递增，每一个开关单元中的源漏并联阻抗元件阻抗值随之递减，第一阶（Rds1）最大，最后一阶（Rds3）最小。根据具体实施情况的不同以及堆栈结构阶数的不同，其高、低阶阻抗值可相差5
‑
20倍。
[0028]第n阶源漏并联阻抗Rds
n
的阻抗值可由下式得出，其中Rds1为第一阶开关单元的源漏并联阻抗，为给定值，单位为欧姆。Rgb为电阻参数，单位为欧姆。Rgb为优化项，可通过调整电阻参数对源漏并联电阻堆栈结构进行性能优化。Rgb可优选为源极串联电阻Rg或基体端串联电阻Rb的近似值。第n阶源漏并联阻抗Rdsn的阻抗值计算公式如下：
实施例1：下面以8阶MOS管开关栈进行分析。其中，8阶MOS管中的源漏并联阻抗元件阻抗值相同，将8V的交流电压施加在8阶MOS管两端（高阶端为输入端，即射频信号在第八阶M8输入，第一阶M1输出），可得到每级级间的归一化电压（即图2中v0、v1、v2、v3
……
）和级间电压差（图3中d1=v1
‑
v0、d2=v2
‑
v1、d3=v3
‑
v2
……
）。
[0029]理想状态下，当MOS管开关处于截断状态时，每一级的承压（d1、d2、d3
…
）在不同频率时应是相同的。然而，由图3的级间电压差可以看出，实际情况中，低频承压最高的单阶开关管会比其他阶多承受额外40%的电压，低频段开关管每级承压分布极度不平衡。这种不平衡的电压分布，会导致承压高的开关管先行击穿，实际承压的开关管数量会减少，从而进一步加大其他级承压，使整个开关击穿，即整个开关的承压能力受限于承压最高的一级开关管。
[0030]当开关管处于截断状态，对低频信号来讲，所有的开关管、电容都可视为开路，忽略不计。只剩下栅极串联电阻（Rg）、基体端串联电阻（Rb，）以及源漏并联阻抗元件（Rds）。在其两端施加高压射频信号（高阶端为输入端）时，低频信号会通过每级寄生泄露一部分电流（i
’
n
），这样流经每级电流（i
n
）自高阶向低阶递减，如果源漏并联阻抗元件（Rds）阻抗值保持不变，那么每级两端的电压也是自上而下递减，即Δv
n = i
n<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增加低频射频信号承载能力的MOS管堆叠结构，其特征在于：包括若干个MOS管，MOS管的源级、栅级依次相连堆叠成开关栈，开关栈连接高压信号Vin的一端为高阶，连接低压信号Vout的一端为低阶，射频信号从高阶输入，低阶输出，所述每个MOS管的漏极和源极之间并联接入阻抗元件，每个阻抗元件的阻抗值从低价开始向高价逐级递减。2.根据权利要求1所述的一种增加低频射频信号承载能力的MOS管堆叠结构，其特征在于：每个阻抗元件的阻抗值计算公式如下：其中，Rds
n
为第n阶源漏之间并联阻抗值，Rds1为第一阶源漏之间并联阻抗值，为给定值，单位为欧姆，Rgb为电阻参数，单位为欧姆。3.根据权利要求1或2所述的一种增加低频射频信号承载能力的MOS管堆...

【专利技术属性】
技术研发人员：杜书剑，王静波，
申请(专利权)人：南京元络芯科技有限公司，
类型：发明
国别省市：