【技术实现步骤摘要】
【国外来华专利技术】利用寄存器传输级矢量的毛刺功率分析
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月4日提交的印度专利申请号202041009292的优先权,上述申请出于所有目的通过引用以其整体并入本文。
[0003]本公开涉及电子设计自动化(EDA)系统。具体地,本公开涉及利用寄存器传输级(register transfer level,RTL)矢量的毛刺功率分析。
技术介绍
[0004]由于新集成电路(IC)设备的复杂性不断增加,电子设计自动化(EDA)软件工具现在被用在使用一个或多个IC“芯片”将每个新电子系统构思转换为对应的IC设备的过程中。IC设计者利用EDA工具来开发他们认为能够实现新电子系统构思的初始电路设计(即,IC设备的基于软件的描述),分析和修改初始电路设计,以便验证最终设计执行对电子系统构思设置的操作目标,并且然后生成和检查一系列IC布局(即,掩模设计或掩模布局),这些IC布局定义了能够实现最终电路设计的物理IC芯片。由于诸如片上系统(SoC)设备的现代IC设备可以包括数十亿个单独的电路部件,因此在不使用EDA工具的情况下,没有实用的方法来开发和生产现代IC设备。
[0005]许多EDA软件工具包括生成功耗估计的子工具,然后功耗估计被用于优化硅前电路设计的功耗特性。由于对移动设备中的低功耗以节省电池寿命的需求以及最近非电池操作设备中为了电路可靠性和与封装和冷却解决方案相关的成本的需求,低功耗约束通常被给予与其他设计流程指标(例如,高速计算性能、小硅面积和短上市时间计 ...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种方法,包括:获取与电路设计相关联的矢量数据信号;由处理器执行时序更新,以确定所述电路设计的时序信息,其中所述时序信息包括与所述电路设计的单元相关联的信号延迟;以及基于经移位的矢量波形来标识所述电路设计中的毛刺,其中所述经移位的矢量波形是通过基于所述时序信息对所述矢量数据信号进行移位而被生成的。2.根据权利要求1所述的方法,其中执行所述时序更新还包括:针对所述电路设计的所述单元,生成静态时序分析STA时序数据;以及使用所述STA时序数据来确定所述信号延迟。3.根据权利要求2所述的方法,还包括:基于所述STA时序数据,沿所述电路设计的对应的敏感信号路径按时间顺序递增地对所述矢量数据信号进行移位,其中所述矢量数据信号是零延迟矢量,并且所述零延迟矢量是从不对单元延迟建模的寄存器传输级RTL仿真获得的。4.根据权利要求1所述的方法,还包括:对所述电路设计执行功率分析,所述功率分析包括计算与所述毛刺相关联的功率。5.根据权利要求4所述的方法,还包括:确定与所述毛刺相关联的脉冲宽度;以及当所述脉冲宽度小于所述单元的输入针脚的平均压摆时,根据所述脉冲宽度和所述平均压摆,降低与所述毛刺相关联的所述功率。6.根据权利要求1所述的方法,其中标识所述毛刺还包括:使用所述时序信息来确定所述单元的输入信号的到达时间;基于所述到达时间,确定所述输入信号的到达顺序;基于所述到达时间、所述到达顺序和弧延迟,确定输出事件;基于一对所述输出事件的到达时间的差异,确定所述毛刺的脉冲宽度;以及基于将所述脉冲宽度与单元延迟阈值进行比较,过滤所述毛刺。7.根据权利要求6所述的方法,还包括:响应于确定所述脉冲宽度大于所述单元延迟阈值,传播所述毛刺。8.根据权利要求7所述的方法,其中所述单元延迟阈值等于单元延迟的50%。9.根据权利要求7所述的方法,还包括:基于所传播的毛刺的数目,确定所述电路设计的线网中的毛刺的数目。10.一种系统,包括:存储器,存储指令;以及处理器,与所述存储器耦合并且执行所述指令,所述指令在被执行时使所述处理器:获取与电路设计相关联的矢量数据信号;执行时序更新,以确定所述电路设计的时序信息,其中所述时序信息包括与所述电路设计的单元相关联的信号延迟;以及基于经移位的矢量波形来标识所述电路设计中的毛刺,其中所述经移位的矢量波形是通过基于所述时序信息对所述矢量数据信号进行移位而被生成的。11.根据权利要求10所述的系统,其中所述处理器还被配置成:
针对所述电路设计的所述单元,生成静态时序分析...
【专利技术属性】
技术研发人员:J,
申请(专利权)人:美商新思科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。