半导体封装及其制造方法技术

技术编号:33913923 阅读:16 留言:0更新日期:2022-06-25 19:55
一种半导体封装具有中心区及环绕所述中心区的外围区。所述半导体封装包括多个管芯、包封体及重布线结构。所述多个管芯包括功能性管芯及多个第一虚设管芯。功能性管芯设置在中心区中。多个第一虚设管芯设置在外围区中。重布线结构在所述多个管芯之上设置在包封体上且电连接到功能性管芯。中心区的空位比率介于1.01到3.00的范围内。所述外围区的空位比率介于1.01到3.00的范围内。中心区的空位比率是中心区的总面积对由设置在中心区中的管芯占据的总面积的比率。外围区的空位比率是外围区的总面积对由设置在外围区中的多个第一虚设管芯占据的总面积的比率。芯占据的总面积的比率。芯占据的总面积的比率。

【技术实现步骤摘要】
半导体封装及其制造方法


[0001]本公开实施例是涉及半导体封装及其制造方法。

技术介绍

[0002]在各种电子装置(例如手机及其他移动电子设备)中使用的半导体器件及集成电路通常制造在单个半导体晶片上。晶片的管芯可与其他半导体器件或管芯一起以晶片级进行处理及封装,且已经开发出用于晶片级封装的各种技术及应用。对多个半导体器件进行集成在本领域中已成为挑战。为了响应于对小型化、更快的速度及更好的电性能(例如,更低的传输损耗和插入损耗)的日益增长的需求,正在积极研究更具创造性的封装及组装技术。

技术实现思路

[0003]根据本公开的一些实施例,一种半导体封装具有中心区及外围区。所述外围区环绕所述中心区。所述半导体封装包括管芯、包封体及重布线结构。所述管芯包括功能性管芯及第一虚设管芯。所述功能性管芯设置在所述中心区中。所述第一虚设管芯设置在外围区中。所述重布线结构在所述管芯之上设置在所述包封体上,且电连接到所述功能性管芯。所述中心区的空位比率(vacancy ratio)介于1.01到3.00的范围内。所述外围区的空位比率介于1.01到3.00的范围内。所述中心区的空位比率是所述中心区的总面积对由设置在所述中心区中的管芯占据的总面积的比率。所述外围区的空位比率是所述外围区的总面积对由设置在所述外围区中的第一虚设管芯占据的总面积的比率。
[0004]根据本公开的一些实施例,一种半导体封装具有中心区及外围区。所述外围区设置在中心区周围且从中心区延伸到半导体封装的边缘。所述半导体封装包括第一管芯、第二管芯、包封体及重布线结构。所述第一管芯设置在中心区中。所述第二管芯设置在外围区中。所述包封体包封所述第一管芯及所述第二管芯。所述重布线结构设置在所述包封体之上。所述重布线结构包括导电迹线。所述第一管芯包括电连接到所述重布线结构的导电迹线的第一功能性管芯。所述外围区与所述中心区之间的边界经过(pass on)最外第一功能性管芯的外表面。所述最外第一功能性管芯是所述第一功能性管芯中在径向上更靠近所述半导体封装的边缘的第一功能性管芯。所述外表面是面对所述半导体封装的所述边缘且与所述边缘之间未夹置有其他第一功能性管芯的表面。所述中心区的总面积对所述外围区的总面积的比率乘以由所述第二管芯在所述外围区中占据的总面积对由所述第一管芯在所述中心区中占据的总面积的比率介于0.3到3.0的范围内。
[0005]根据本公开的一些实施例,一种半导体封装的制造方法包括以下步骤。在载体上设置第一管芯。在所述载体上在所述第一管芯旁边设置第二管芯。将所述第一管芯及所述第二管芯模塑在包封体中。在所述包封体上形成交替堆叠的介电层与金属化层。所述金属化层包括与所述第一管芯中的至少一个管芯电接触的导电迹线。所述第一管芯设置在所述半导体封装的第一区中。所述第二管芯设置在所述半导体封装的第二区中。在所述半导体
封装中,第一区的总面积对由所述第一管芯占据的总面积的第一比率介于1.01到3.00的范围内。第二区的总面积对由所述第二管芯占据的总面积的第二比率介于1.01到3.00的范围内。所述第一区的总面积与所述第二区的总面积的组合面积和所述半导体封装的总面积重合。所述第一比率对所述第二比率的第三比率介于0.3到3.0的范围内。
附图说明
[0006]结合附图阅读以下详细说明,会最好地理解本公开的各个方面。应注意,根据本行业中的标准惯例,各种特征并非按比例绘制。事实上,为使论述清晰起见,可任意增大或减小各种特征的尺寸。
[0007]图1A到图1I是根据本公开一些实施例的在半导体封装的制造方法的各种阶段制成的结构的示意性剖视图。
[0008]图1J是根据本公开一些实施例的半导体器件的示意性剖视图。
[0009]图2A及图2B是根据本公开一些实施例的翘曲的重构晶片的示意性透视图。
[0010]图3A是根据本公开一些实施例的半导体封装的示意性剖视图。
[0011]图3B及图3C是根据本公开一些实施例的图3A的半导体封装的一些部分的示意性剖视图。
[0012]图4A到图4F是根据本公开一些实施例的半导体封装的示意性剖视图。
[0013]图5A到图5D是根据本公开一些实施例的半导体封装的示意性剖视图。
[0014]图6A到图6D是根据本公开一些实施例的半导体封装的示意性剖视图。
[0015]图7A到图7D是根据本公开一些实施例的半导体封装的示意性剖视图。
[0016]图8A到图8D是根据本公开一些实施例的半导体封装的示意性剖视图。
[0017]图9A到图9D是根据本公开一些实施例的半导体封装的示意性剖视图。
[0018]图10A到图10D是根据本公开一些实施例的半导体封装的示意性剖视图。
[0019]图11是根据本公开一些实施例的半导体封装的示意性剖视图。
具体实施方式
[0020]以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然,这些仅为实例而并不旨在进行限制。举例而言,在以下说明中,第一特征形成在第二特征之上或形成在第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例,且还可包括其中在第一特征与第二特征之间可形成附加特征以使得第一特征与第二特征可能不直接接触的实施例。另外,本公开可在各种实例中重复使用参考编号和/或字母。此种重复是出于简明及清晰的目的,而并非自身指示所论述的各种实施例和/或配置之间的关系。
[0021]此外,为易于说明起见,本文中可使用例如“在

下面(beneath)”、“在

下方(below)”、“下部的(lower)”、“在

上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(其他)元件或特征之间的关系。除图中所绘示的取向之外,所述空间相对性用语还旨在囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向),且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0022]还可包括其他特征及工艺。举例而言,可包括测试结构来帮助对三维(three dimensional,3D)封装或三维集成电路(3D integrated circuit,3DIC)器件进行验证测试。测试结构可包括例如形成在重布线层中或形成在衬底上的测试衬垫,所述测试衬垫使得能够测试3D封装或3DIC、能够使用探针和/或探针卡等。可对中间结构以及最终结构执行验证测试。另外,本文中所公开的结构及方法可与包括对已知良好管芯进行中间验证的测试方法结合使用来提高良率及降低成本。
[0023]图1A到图1I是根据本公开一些实施例在半导体封装SP1的制造方法的各个阶段制成的结构的示意性剖视图。参照图1A,提供载体100。在一些实施例中,载体100为玻璃衬底、金属板、塑料支撑板或类似物,但只要材料能够耐受后续工艺步骤,也可使用其他合适的衬底材料。在一些本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体封装,具有中心区及环绕所述中心区的外围区,所述半导体封装包括:多个管芯,其中所述多个管芯包括:功能性管芯,设置在所述中心区中;以及多个第一虚设管芯,设置在所述外围区中;包封体,包封所述多个管芯,以及重布线结构,在所述多个管芯之上设置在所述包封体上且电连接到所述功能性管芯,其中所述中心区的空位比率介于1.01到3.00的范围内且所述外围区的空位比率介于1.01到3.00的范围内,其中所述中心区的所述空位比率是所述中心区的总面积对由设置在所述中心区中的所述功能性管芯占据的总面积的比率,且所述外围区的所述空位比率是所述外围区的总面积对由设置在所述外围区中的所述多个第一虚设管芯占据的总面积的比率。2.根据权利要求1所述的半导体封装,其中所述中心区的所述空位比率与所述外围区的所述空位比率不相同。3.根据权利要求1所述的半导体封装,其中所述中心区的所述空位比率对所述外围区的所述空位比率的比率介于0.3到3.0的范围内。4.根据权利要求3所述的半导体封装,其中所述多个管芯还包括在所述中心区中设置在所述功能性管芯旁边的第二虚设管芯。5.根据权利要求1所述的半导体封装,其中所述包封体是第一包封体,所述功能性管芯是一对功能性管芯中的一个,所述一对功能性管芯被与所述第一包封体不同的第二包封体包封在子封装中,且所述子封装被所述第一包封体包封。6.根据权利要求1所述的半导体封装,其中所述中心区包括单个功能性管芯,所述半导体封装是晶片规模的半导体封装,且所述中心区的所述总面积比由所述单个功能性管芯占据的总面积大20%到40%。7.根据权利要求1所述的半导体封装,其中所述功能性管芯是功能性管芯的阵列中的一个管芯,且所述中心区与所述外围区之间的边界和所述阵列的周界重合。8.一种半导体封装,具有中心区及外围区,所述外围区设置在所述中心区周围且从所述中心区延伸到所述半导体封装的边缘,所述半导体封装包括:多个第一管芯,设置在所述中心区中;多个第...

【专利技术属性】
技术研发人员:谢潍冈蔡豪益郭庭豪陈世伟
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1