电阻式存储单元及其相关的存储单元阵列结构制造技术

本发明专利技术公开一种电阻式存储单元及其相关的存储单元阵列结构，其中该存储单元阵列结构具有一第一电阻式存储单元。第一电阻式存储单元包括:阱区、第一掺杂区、合并区、第一栅极结构、第二栅极结构与第一金属层。第一掺杂区与合并区形成于阱区的表面下方，第一栅极结构形成于掺杂区与合并区之间的阱区表面上方。第一栅极结构包括一第一绝缘层位于一第一导电层。第二栅极结构形成于合并区上方。第二栅极结构包括第二绝缘层位于第二导电层。第一金属层连接至该第一掺杂区。接至该第一掺杂区。接至该第一掺杂区。

【技术实现步骤摘要】
电阻式存储单元及其相关的存储单元阵列结构


[0001]本专利技术涉及一种存储器的存储单元，且特别是涉及一种双极性操作模式的电阻式存储单元及其相关的存储单元阵列结构。

技术介绍

[0002]电阻式随机存取存储器(resistive random
‑
access memory，简称ReRAM)是一种非易失性存储器(non
‑
volatile memory)，其由多个电阻式存储单元(ReRAM cell)所组成。由于电阻式存储器的制作工艺步骤较少且具备较快的写入速度，所以电阻式存储器非常适合取代系统单芯片(SOC)中的嵌入式闪存存储器(embedded flash memory)。
[0003]请参照图1，其所绘示为现有电阻式存储单元。如图1所示，电阻式存储单元100包括堆叠的下电极106、绝缘层104、上电极102。当电阻式存储器制造完成之后，其为初始状态(initial state)。
[0004]在电阻式存储单元100开始正式运作之前，需要先进行一形成动作(forming action)。在形成动作时，在上电极102与下电极106分别接收第一电压Va与第二电压Vb，其电压差Vab即为形成电压(forming voltage)。其中，电压差Vab等于第一电压Va减第二电压Vb(Vab＝Va
‑
Vb)。当上电极102与下电极106接收形成电压后，绝缘层104中聚集的氧空位会形成可导电的裂缝(conducting filament)108，且可导电的裂缝108连接于上电极102与下电极106之间。
[0005]当电阻式存储单元100经过形成动作之后，进一步提供低于形成电压的多种偏压，可使得电阻式存储单元100在设定状态(set state)与重置状态(reset state)之间随意地切换。其中，电阻式存储单元100在设定状态具有较小的电阻值，在重置状态具有较大的电阻值。以下说明之。
[0006]在低电阻值的设定状态时，可经由一重置动作(reset action)将电阻式存储单元100变更为高电阻值的重置状态。在重置动作时，在上电极102与下电极106之间提供重置电压(reset voltage)。此时，绝缘层104中的裂缝108会经由氧化还原程序(redox process)，造成的裂缝108几乎不连接于上电极102与下电极106之间。也就是说，当重置动作完成后，上电极102与下电极106之间为高电阻值的重置状态。
[0007]在高电阻值的重置状态时，可经由一设定动作(set action)将电阻式存储单元100变更为低电阻值的设定状态。在设定动作时，在上电极102与下电极106之间提供设定电压(set voltage)。此时，绝缘层104中的裂缝108会完整地连接于上电极102与下电极106之间。也就是说，当设定动作完成后，上电极102与下电极104之间为低电阻值的设定状态。
[0008]由以上的说明可知，在编程周期(program cycle)的编程动作(program action)时，电阻式存储单元100可经由设定动作或者重置动作而成为设定状态或者重置状态。而上述设定状态与重置状态即为电阻式存储单元100的两种存储状态。
[0009]基本上，根据提供设定电压与重置电压的方式，电阻式存储单元100可分区分为单极性操作模式(unipolar operation mode)的电阻式存储单元100与双极性操作模式
(bipolar operation mode)的电阻式存储单元100。所谓的单极性操作模式，就是利用正电压差(positive voltage difference)Vab来对电阻式存储单元100进行设定动作与重置动作，或者利用负电压差(negative voltage difference)Vab来对电阻式存储单元100进行设定动作与重置动作。另外，所谓的双极性操作模式，就是利用正电压差Vab来对电阻式存储单元100进行设定动作并利用负电压差Vab来对电阻式存储单元100进行重置动作，或者利用负电压差Vab来对电阻式存储单元100进行设定动作并利用正电压差Vab来对电阻式存储单元100进行重置动作。其中，正电压差Vab代表第一电压Va减去第二电压Vb大于零(Vab＝Va
‑
Vb>0)，负电压差Vab代表第一电压Va减去第二电压Vb小于零(Vab＝Va
‑
Vb<0)。
[0010]请参照图2A与图2B，其所绘示为单极性操作模式的电阻式存储单元与双极性操作模式的电阻式存储单元的偏压示意图。
[0011]如图2A中的虚线所示，当电阻式存储单元100在重置状态时，提供的大约1.88V的设定电压后，流经电阻式存储单元100的电流上升，亦即电阻式存储单元100的电阻值减少，并成为设定状态。如图2A中的实线所示，当电阻式存储单元100在设定状态时，提供的大约1.78V的重置电压后，流经电阻式存储单元100的电流下降，亦即电阻式存储单元100的电阻值增加，并成为重置状态。也就是说，在图2A中，利用两个不同的正电压差Vab(亦即，1.78V、1.88V)来对电阻式存储单元100进行重置动作与设定动作，此即为单极性操作模式的电阻式存储单元100。
[0012]如图2B中的虚线所示，当电阻式存储单元100在重置状态时，提供的大约
‑
2.4V的设定电压后，流经电阻式存储单元100的电流上升，电阻式存储单元100的电阻值减少，并成为设定状态。如图2B中的实线所示，当电阻式存储单元100在设定状态时，提供的大约1.5V的重置电压后，流经电阻式存储单元100的电流下降，亦即电阻式存储单元100的电阻值增加，并成为重置状态。也就是说，在图2B中，利用一个正电压差Vab(亦即，1.5V)以及一个负电压差Vab(亦即，
‑
2.4V)来对电阻式存储单元100进行重置动作与设定动作，此即为双极性操作模式的电阻式存储单元100。
[0013]由图2A与图2B的内容可知，单极性操作模式的电阻式存储单元100，其重置电压与设定电压非常接近，较不容易控制。双极性操作模式的电阻式存储单元100，其重置电压与设定电压差距大，易于控制。

技术实现思路

[0014]本专利技术的主要目的在于提出一种适用于双极性操作模式的电阻式存储单元(resistive memory cell with bipolar operation)。另外，在电阻式存储单元中，绝缘层下方的下电极是由注入区来实现。再者，本专利技术更利用上述电阻式存储单元来组成存储单元阵列结构。
[0015]本专利技术有关于一种电阻式存储单元的阵列结构，该阵列结构具有一第一电阻式存储单元，该第一电阻式存储单元包括：一第一型阱区；一第一掺杂区，形成于该第一型阱区的一表面下方，且该第一掺杂区为一第二型掺杂区；一第二型合并区，形成于该第一型阱区的该表面下方；一第一栅极结构，形成于该第一掺杂区与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻式存储单元的阵列结构，该阵列结构具有第一电阻式存储单元，该第一电阻式存储单元包括：第一型阱区；第一掺杂区，形成于该第一型阱区的表面下方，且该第一掺杂区为一第二型掺杂区；第二型合并区，形成于该第一型阱区的该表面下方；第一栅极结构，形成于该第一掺杂区与该第二型合并区之间的该第一型阱区的该表面上方，其中该第一栅极结构包括堆叠的第一绝缘层位于第一导电层，且该第一导电层作为第一字符线；第二栅极结构，形成于该第二型合并区上方，其中该第二栅极结构包括堆叠的第二绝缘层位于第二导电层，且该第二导电层作为第一源极线；以及第一金属层，连接至该第一掺杂区，且该第一金属层作为第一位线；其中，在形成动作时，该第一源极线接收形成电压，该第一字符线接收开启电压，该第一位线接收接地电压，该第二绝缘层形成可导电的裂缝；其中，在重置动作时，该第一源极线接收重置电压，该第一字符线接收该开启电压，该第一位线接收小于该重置电压的第一电压，使得该第一电阻式存储单元成为重置状态；其中，在设定动作时，该第一字符线接收该开启电压，该第一位线接收设定电压，该第一源极线接收低于该设定电压的第二电压，使得该第一电阻式存储单元成为设定状态。2.如权利要求1所述的电阻式存储单元的阵列结构，其中该第二绝缘层包括高介电系数材料层。3.如权利要求2所述的电阻式存储单元的阵列结构，其中该高介电系数材料为二氧化铪层或氧化钽层。4.如权利要求1所述的电阻式存储单元的阵列结构，在该形成动作时，该第一源极线或该第一位线连接至限流器，用以限制该第一电阻式存储单元产生的形成电流。5.如权利要求1所述的电阻式存储单元的阵列结构，其中该第二型合并区包括：第二型注入区与第二掺杂区，形成于该第一型阱区的该表面下方，且该第二型注入区与该第二掺杂区重叠；其中，该第二栅极结构形成于该第二型注入的上方，且该第二掺杂区为该第二型掺杂区。6.如权利要求5所述的电阻式存储单元的阵列结构，其中该第一电阻式存储单元还包括隔离结构形成于该第一型阱区内，且该第二型注入区位于该第二掺杂区与该隔离结构之间。7.如权利要求5所述的电阻式存储单元的阵列结构，其中该第二型合并区还包括：第三掺杂区，该第二型注入区、该第二掺杂区与该第三掺杂区重叠，且该第三掺杂区为该第二型掺杂区。8.如权利要求5所述的电阻式存储单元的阵列结构，其中该第二栅极结构的该第二绝缘层接触于该第二型合并区中的该第二型注入区。9.如权利要求1所述的电阻式存储单元的阵列结构，其中该第二型合并区包括：第二掺杂区，形成于该第一型阱区的该表面下方，且位于该第二栅极结构的第一侧；第三掺杂区，形成于该第一型阱区的该表面下方，且位于该第二栅极结构的第二侧，其
中该第二掺杂区与该第三掺杂区为该第二型掺杂区；第一延伸的轻掺杂漏极区，位于该第二栅极结构下方且接触于该第二掺杂区；第二延伸的轻掺杂漏极区，位于该第二栅极结构下方且接触于该第三掺杂区，其中该第一延伸的轻掺杂漏极区与该第二延伸的轻掺杂漏极区重叠。10.如权利要求1所述的电阻式存储单元的阵列结构，其中该第一电阻式存储单元还包括:第二掺杂区，形成于该第一型阱区的该表面下方，且该第二掺杂区为该第二型掺杂区；以及第三栅极结构，形成于该第二掺杂区与该第二型合并区之间的该第一型阱区的该表面上方，其中该第三栅极结构包括堆叠的第三绝缘层位于第三导电层，且该第三导电层作为该第一字符线；其中，该第一金属层连接至该第二掺杂区。11.如权利要求10所述的电阻式存储单元的阵列结构，其中该第二型合并区与该第一型阱区形成第一二极管；该第一掺杂区、该第二型合并区与该第一栅极结构形成第一晶体管；该第二型合并区与该第二栅极结构形成第二晶体管；该第二掺杂区、该第二型合并区与该第三栅极结构形成第三晶体管；该第一晶体管的第一漏/源端连接至该第一位线，该第一晶体管的栅极端连接至该第一字符线，该第二晶体管的第一漏/源端连接至该...

【专利技术属性】
技术研发人员：赖宗沐，张纬宸，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：