共模电感封装结构制造技术

本实用新型专利技术提供一种共模电感封装结构，共模电感封装结构包括：基板，所述基板包括相对的第一表面和第二表面；第一堆叠结构，所述第一堆叠结构设置于所述第一表面上，所述第一堆叠结构包括至少一层第一导电层和至少一层第一介电层，每一所述第一导电层和每一所述第一介电层交替层叠；第一包封层，所述第一包封层设置于所述第一堆叠结构远离所述基板一侧的表面上，所述第一包封层覆盖所述第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构设置于所述第一包封层远离所述第一堆叠结构一侧的表面上，所述第二堆叠结构包括至少一层第二导电层和至少一层第二介电层，每一所述第二导电层和每一所述第二介电层交替层叠。电层和每一所述第二介电层交替层叠。电层和每一所述第二介电层交替层叠。

【技术实现步骤摘要】
共模电感封装结构


[0001]本技术属于半导体封装
，特别关于一种共模电感封装结构。

技术介绍

[0002]共模电感，也叫共模扼流圈，常用于过滤共模的电磁干扰信号。在板卡设计中，共模电感也是起EMI滤波的作用，用于抑制高速信号线产生的电磁波向外辐射发射。共模电感实质上是一个双向滤波器：一方面要滤除信号线上共模电磁干扰，另一方面又要抑制本身不向外发出电磁干扰，避免影响同一电磁环境下其他电子设备的正常工作。在实际电路设计中，还可以采用多级共模电路来更好地滤除电磁干扰。
[0003]如图1所示，现有共模电感封装结构的制作通常包括：在硅基板1一侧的表面上制作多层交替层叠的介电层2和金属布线层3；切割治具5在硅基板1上预留的切割槽1a内切割，获得共模电感封装结构4。
[0004]上述共模电感封装结构4的制作过程中，1)由于需要制作多层介电层2和多层金属布线层3，多层介电层2和多层金属布线层3的热膨胀系数和硅基板1的热膨胀系数不同，因此，硅基板1容易出现翘曲；2)每一介电层2和每一金属布线层3交替层叠，随着堆叠的层数增加，膜层之间易出现高低起伏的现象，影响金属布线层3的电信号传输；3)介电层2需要在对应于硅基板1上预留的切割槽1a区域预留间隙，即，介电层2不宜覆盖切割槽1a，避免切割过程中，因切割到介电层2导致其下方的硅基板1出现崩边；4)由于介电层2不覆盖切割槽1a，因此，封装结构4的边缘和硅基板1之间出现较大的高度差d，此高度差d容易导致光刻残胶、涂胶气泡、电镀漏液等问题；5)多层介电层2中仅最下方的介电层2与硅基板1接触，上方的其他介电层2不与硅基板1接触，其中，上方堆叠的介电层2和金属布线层3多层结构存在较大的应力，此较大的应力易导致最下方的介电层2和硅基板1发生分层，封装结构4失效。
[0005]有鉴于此，需要提出一种共模电感封装结构和制作方法，能够克服介电层和硅基板之间的分层问题，降低硅基板的翘曲，降低共模电感封装结构的制程难度，减小共模电感封装结构对电信号传输的干扰。

技术实现思路

[0006]本技术解决的问题是如何改善介电层的边缘和硅基板的分层，降低硅基板的翘曲，降低共模电感封装结构的制程难度以及减小共模电感封装结构对电信号传输的干扰
[0007]为解决上述问题，本技术技术方案提供了一种共模电感封装结构，所述共模电感封装结构包括：基板，所述基板包括相对的第一表面和第二表面；第一堆叠结构，所述第一堆叠结构设置于所述第一表面上，所述第一堆叠结构包括至少一层第一导电层和至少一层第一介电层，每一所述第一导电层和每一所述第一介电层交替层叠；第一包封层，所述第一包封层设置于所述第一堆叠结构远离所述基板一侧的表面上，所述第一包封层覆盖所述第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构设置于所述第一包封层远离所述第一堆叠结构一侧的表面上，所述第二堆叠结构包括至少一层第二导电层和至少一层第二
介电层，每一所述第一导电层和每一所述第二介电层交替层叠。
[0008]作为可选的技术方案，所述第一包封层朝向所述第二堆叠层结构一侧的表面为第一平坦表面，所述第二堆叠结构设置于所述第一平坦表面上。
[0009]作为可选的技术方案，所述第一包封层包括第一侧墙，所述第一侧墙自所述第一平坦表面朝向所述第一表面突出；所述第一侧墙包围所述第一堆叠结构的周边，且所述第一侧墙和所述第一表面相连接。
[0010]作为可选的技术方案，还包括埋入所述第一包封层内导通柱，所述导通柱相对的两端分别连接所述第一导电层和所述第二导电层。
[0011]作为可选的技术方案，还包括焊球，所述焊球设置于所述第二堆叠结构远离所述第一包封层一侧的表面上，所述焊球与所述第二堆叠结构中的其中一层所述第二导电层电性连接。
[0012]作为可选的技术方案，所述至少一层第一介电层的层数和至少一层第一导电层的层数分别为2
‑
3层。
[0013]作为可选的技术方案，还包括：第三堆叠结构和第二包封层；所述第二包封层设置于所述第二堆叠结构远离所述第一包封层的一侧，所述第二包封层覆盖所述第二堆叠结构；所述第三堆叠结构设置于所述第二包封层远离所述第二堆叠结构一侧的表面上，所述第三堆叠结构包括至少一层第三介电层和至少一层第三导电层，每一所述第三介电层和每一所述第三导电层交替层叠。
[0014]作为可选的技术方案，所述第二包封层朝向所述第三堆叠层结构一侧的表面为第二平坦表面，所述第三堆叠结构设置于所述第二平坦表面上。
[0015]作为可选的技术方案，所述第三堆叠结构中的每一所述第三导电层依次通过第三介电层上的过孔进行电性连接。
[0016]作为可选的技术方案，所述第二包封层包括第二侧墙，所述第二侧墙自所述第二平坦表面朝向所述第一表面突出；所述第二侧墙包围所述第二堆叠结构的周边，且与所述第一表面相连接。
[0017]作为可选的技术方案，至少一层所述第一介电层、至少一层所述第一导电层、至少一层所述第二介电层和至少一层所述第二导电层堆叠后具有膜层总厚度，其中，所述第一包封层设置于所述膜层总厚度的1/3处，且，所述第一包封层层叠于所述第一介电层或者所述第一导电层上方。
[0018]作为可选的技术方案，所述第二堆叠结构中的每一所述第二导电层依次通过第二介电层上的过孔进行电性连接。
[0019]与现有技术相比，本技术提供一种共模电感封装结构，在共同构成共模电感的两个堆叠结构之间设置包封层，包封层固化后具有硬度高、尺寸稳定性好的优点，因此藉由包封层提供的平坦表面，可以降低多层堆叠结构的制程难度，改善多层堆叠结构中各膜层的高低起伏，提升膜层平坦度，克服因膜层不平坦导致的对信号传输的干扰；以及藉由平坦层覆盖堆叠结构，克服堆叠结构中介电层之间的分层，提升封装良率。
[0020]以下结合附图和具体实施例对本技术进行详细描述，但不作为对本技术的限定。
附图说明
[0021]为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1为现有的共模电感封装结构的剖面示意图。
[0023]图2为本技术第一实施例中提供的共模电感封装结构的剖面示意图。
[0024]图3为本技术第二实施例中提供的共模电感封装结构的剖面示意图。
[0025]图4为本技术提供的共模电感封装结构的制作方法的流程图。
[0026]图5为本技术提供的共模电感封装结构中防翘曲层制作过程的局部剖面示意图。
[0027]图6为本技术提供的共模电感封装结构中第一堆叠结构制作过程的局部剖面示意图。
[0028]图7为本技术提供的共模电感封装结构中制作导通柱的局部剖面示意图。...

【技术保护点】

【技术特征摘要】
1.一种共模电感封装结构，其特征在于，所述共模电感封装结构包括：基板，所述基板包括相对的第一表面和第二表面；第一堆叠结构，所述第一堆叠结构设置于所述第一表面上，所述第一堆叠结构包括至少一层第一导电层和至少一层第一介电层，每一所述第一导电层和每一所述第一介电层交替层叠；第一包封层，所述第一包封层设置于所述第一堆叠结构远离所述基板一侧的表面上，所述第一包封层覆盖所述第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构设置于所述第一包封层远离所述第一堆叠结构一侧的表面上，所述第二堆叠结构包括至少一层第二导电层和至少一层第二介电层，每一所述第二导电层和每一所述第二介电层交替层叠。2.根据权利要求1所述的共模电感封装结构，其特征在于，所述第一包封层朝向所述第二堆叠层结构一侧的表面为第一平坦表面，所述第二堆叠结构设置于所述第一平坦表面上。3.根据权利要求2所述的共模电感封装结构，其特征在于，所述第一包封层包括第一侧墙，所述第一侧墙自所述第一平坦表面朝向所述第一表面突出；所述第一侧墙包围所述第一堆叠结构的周边，且所述第一侧墙和所述第一表面相连接。4.根据权利要求1所述的共模电感封装结构，其特征在于，还包括埋入所述第一包封层内导通柱，所述导通柱相对的两端分别连接所述第一导电层和所述第二导电层。5.根据权利要求3或4所述的共模电感封装结构，其特征在于，还包括焊球，所述焊球设置于所述第二堆叠结构远离所述第一包封层一侧的表面上，所述焊球与所述第二堆叠结构中的其中一层所述第二导电层电性连接。6.根据权利要求1所述的共模电感封装结构，其特征在于，所述第一介电层的层数和所...

【专利技术属性】
技术研发人员：刘涛，陈栋，徐虹，陈海杰，
申请(专利权)人：江阴长电先进封装有限公司，
类型：新型
国别省市：