半导体结构的形成方法、半导体结构、存储器和电子设备技术

本申请公开了一种半导体结构的形成方法、半导体结构、存储器和电子设备，所述方法包括：提供基底结构；所述基底结构包括衬底和位于所述衬底上的堆叠结构；所述堆叠结构包括多级台阶，每级台阶包括第一绝缘层和第一牺牲层；形成覆盖所述台阶顶面和所述第一牺牲层侧面的第二绝缘层；所述第二绝缘层上形成有暴露所述第一牺牲层部分表面的凹槽；形成覆盖所述第二绝缘层且暴露所述第二绝缘层侧面的第二牺牲层，且每级所述台阶上的所述第二牺牲层通过所述凹槽与所述第一牺牲层接触；去除每级所述台阶的所述第一牺牲层和所述第二牺牲层以形成空腔，并在所述空腔内填充导电材料以在每级所述台阶形成双层接触结构。述台阶形成双层接触结构。述台阶形成双层接触结构。

【技术实现步骤摘要】
半导体结构的形成方法、半导体结构、存储器和电子设备


[0001]本申请涉及半导体
，尤其涉及一种半导体结构的形成方法、半导体结构、存储器和电子设备。

技术介绍

[0002]为了克服二维存储器件的限制，业界己经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。在3DNAND闪存的三维存储器件中，存储阵列可包括核心(core)区和台阶部分。核心区包括存储阵列，用于数据的存储，台阶部分用于引出存储阵列中的栅极层。栅极层作为存储阵列的字线，执行编程、擦写、读取等操作。
[0003]然而，随着3D NAND层数的增加，通过台阶部分引出栅极层的难度随之增大，在形成台阶接触孔的过程中出现刻蚀穿通(Punch Through)情况，导致栅极层击穿。在这种情况下，在台阶接触孔内填充用于形成台阶接触结构的导电材料之后，会导致不同栅极层之间的短接，即不同层之间的字线桥接，从而造成三维存储器的失效。

技术实现思路

[0004]本申请实施例期望提供一种半导体结构的形成方法、半导体结构、存储器和电子设备本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：提供基底结构；所述基底结构包括衬底和位于所述衬底上的堆叠结构；所述堆叠结构包括多级台阶，每级台阶包括第一绝缘层和第一牺牲层；形成覆盖所述台阶顶面和所述第一牺牲层侧面的第二绝缘层；所述第二绝缘层上形成有暴露所述第一牺牲层部分表面的凹槽；形成覆盖所述第二绝缘层且暴露所述第二绝缘层侧面的第二牺牲层，且每级所述台阶上的所述第二牺牲层通过所述凹槽与所述第一牺牲层接触；去除每级所述台阶的所述第一牺牲层和所述第二牺牲层以形成空腔，并在所述空腔内填充导电材料以在每级所述台阶形成双层接触结构。2.根据权利要求1所述的方法，其特征在于，所述空腔包括去除所述第一牺牲层形成的第一空腔和去除所述第二牺牲层形成的第二空腔，所述双层接触结构包括形成于所述第一空腔内的第一导电层和形成于所述第二空腔内第二导电层。3.根据权利要求2所述的方法，其特征在于，所述双层接触结构还包括位于所述第一导电层和所述第二导电层之间的第二绝缘层。4.根据权利要求2所述的方法，其特征在于，所述方法还包括：刻蚀形成与每级所述台阶的双层接触结构相连通的台阶接触孔；在所述台阶接触孔内填充导电材料以形成台阶接触结构。5.根据权利要求4所述的方法，其特征在于，所述台阶接触结构与所述双层接触结构中的至少一导电层接触。6.根据权利要求1所述的方法，其特征在于，所述去除每级所述台阶的所述第一牺牲层和所述第二牺牲层以形成空腔，包括：形成覆盖所述堆叠结构的介质层；对所述介质层和所述堆叠结构进行刻蚀，形成贯穿所述堆叠结构的栅线隔槽；通过所述栅线隔槽去除每级所述台阶的所述第一牺牲层和所述第二牺牲层以形成空腔。7.根据权利要求1所述的方法，其特征在于，在每级所述台阶的顶面为第一牺牲层时，形成第二绝缘层之前，所述方法还包括：对所述第一绝缘层进行刻蚀，以形成使所述第一绝缘层内凹于所述第一牺牲层的凹缝。8.根据权利要求1所述的方法，其特征在于，所述形成覆盖所述台阶顶面和所述第一牺牲层侧面的第二绝缘层，包括：形成覆盖所述半导体结构的第二绝缘层；沿所述台...

【专利技术属性】
技术研发人员：徐玲，张中，王迪，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：