半导体结构及其制备方法、三维存储器技术

本公开提供了一种半导体结构及其制备方法、三维存储器、存储系统、电子设备，涉及半导体芯片技术领域，旨在改善相邻两个存储层之间相互串扰的现象。所述半导体结构包括存储堆叠结构、沟道结构和多个第二介质层。所述存储堆叠结构包括交替设置的多个第一介质层和多个栅极层。所述沟道结构贯穿所述存储堆叠结构，沿平行于所述存储堆叠结构所在平面的方向，所述栅极层与所述沟道结构之间的距离，大于所述第一介质层与所述沟道结构之间的距离。沿平行于所述存储堆叠结构所在平面的方向，所述第二介质层位于所述栅极层与所述沟道结构之间。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。的读取和写入操作。的读取和写入操作。

【技术实现步骤摘要】
半导体结构及其制备方法、三维存储器


[0001]本公开涉及半导体芯片
，尤其涉及一种半导体结构及其制备方法、三维存储器、存储系统、电子设备。

技术介绍

[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。
[0003]为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。
[0004]目前，通过增加三维存储器的存储层数来增加其存储容量，以满足大数据存储的需求。然而，在三维存储器中，相邻两个存储层(即栅极层)之间会相互串扰，造成横向扩展(lateral spreading)区域电场分布的变化，导致三维存储器的编辑或擦除的速度变慢。

技术实现思路

[0005]本公开的实施例提供一种半导体结构及其制备方法、三维存储器，旨在改善相邻两个存储层之间相互串扰的现象。
[0006]为达到上述目的，本公开的实施例采用如下技术方案：...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：存储堆叠结构，包括交替设置的多个第一介质层和多个栅极层；沟道结构，贯穿所述存储堆叠结构；沿平行于所述存储堆叠结构所在平面的方向，所述栅极层与所述沟道结构之间的距离，大于所述第一介质层与所述沟道结构之间的距离；多个第二介质层，沿平行于所述存储堆叠结构所在平面的方向，所述第二介质层位于所述栅极层与所述沟道结构之间。2.根据权利要求1所述的半导体结构，其特征在于，所述第二介质层的介电常数大于所述第一介质层的介电常数。3.根据权利要求1所述的半导体结构，其特征在于，还包括：接触柱，所述栅极层与所述接触柱对应电连接；其中，除顶层栅极层以外的其余栅极层对应的接触柱，贯穿位于对应栅极层靠近所述顶层栅极层一侧的栅极层。4.根据权利要求1～3中任一项所述的半导体结构，其特征在于，沿平行于所述存储堆叠结构所在平面的方向，所述第二介质层与所述沟道结构之间的距离，与，所述第一介质层与所述沟道结构之间的距离相等。5.根据权利要求1～3中任一项所述的半导体结构，其特征在于，所述第二介质层靠近所述沟道结构的一侧的表面与所述沟道结构接触；所述第二介质层远离所述沟道结构的一侧的表面与所述栅线层接触。6.根据权利要求1～3中任一项所述的半导体结构，其特征在于，所述第二介质层的材料包括氧化铝。7.一种半导体结构的制备方法，其特征在于，包括：在衬底上形成初始堆叠结构，所述初始堆叠结构包括交替设置的多个第一介质层和多个栅极牺牲层；形成沟道孔，所述沟道孔贯穿所述初始堆叠结构；去除所述栅极牺牲层靠近所述沟道孔的边缘部分，以形成凹槽；在所述凹槽内形成第二介质层；将所述栅极牺牲层替换成栅极层。8.根据权利要求7所述的制备方法，其特征在于，所述在所述凹槽内形成第二介质层，包括：形成介质...

【专利技术属性】
技术研发人员：王均保，李楷威，王鹤林，贾建权，游开开，崔佳萌，张安，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：