三维存储器、三维存储器的制备方法以及三维存储器系统技术方案

本申请提供了一种三维存储器、三维存储器的制备方法以及三维存储器系统。制备三维存储器的方法包括：在衬底上交替堆叠电介质层和牺牲层形成堆叠结构；去除所述牺牲层的至少一部分形成间隙，并在所述间隙内填充栅极层；在所述堆叠结构的远离所述衬底的一侧形成预设孔，其中，所述预设孔的至少一部分与所述栅极层接触；在所述预设孔内形成与所述栅极层连接的第一导电层，并在所述预设孔的剩余空间内形成填充层；以及在所述填充层的远离所述衬底的一侧形成与所述第一导电层相连的第四导电层。形成与所述第一导电层相连的第四导电层。形成与所述第一导电层相连的第四导电层。

【技术实现步骤摘要】
三维存储器、三维存储器的制备方法以及三维存储器系统


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构、制备方法以及三维存储器系统。

技术介绍

[0002]3D NAND存储器是一种存储单元以三维堆叠的方式构造的闪存器件，在3D NAND存储器结构中，通常包括具有存储功能的叠层结构以及具有相互连通功能的外部电路结构。其中，叠层结构可由栅极层和电介质层交替叠置形成。一般地，需要通过导电结构将字线引出以实现存储单元与外部电路的电连接。
[0003]应当理解，该
技术介绍
部分描述的内容仅用于帮助理解本申请公开的技术方案，而并非一定属于本申请的申请日之前的现有技术。

技术实现思路

[0004]本申请一方面提供了一种制备三维存储器的方法。所述方法包括：在衬底上交替堆叠电介质层和牺牲层形成堆叠结构；去除所述牺牲层的至少一部分形成间隙，并在所述间隙内填充栅极层；在所述堆叠结构的远离所述衬底的一侧形成预设孔，其中，所述预设孔的至少一部分与所述栅极层接触；在所述预设孔内形成与所述栅极层连接的第一导电层，并在所述预设孔的剩余空间内形成填充层；以及在所述填充层的远离所述衬底的一侧形成与所述第一导电层相连的第四导电层。
[0005]在一个实施方式中，所述栅极层包括多层，所述栅极层中的每一层均与所述电介质层交替堆叠，以及所述预设孔至多与所述栅极层中的一层接触。
[0006]在一个实施方式中，在形成所述栅极层后，所述电介质层和所述栅极层交替堆叠形成第一叠层结构，所述电介质层和所述牺牲层未被去除的部分交替堆叠形成第二叠层结构，以及所述第一叠层结构和所述第二叠层结构沿第一方向排布，其中，所述第一方向包括与所述电介质层和所述栅极层堆叠方向垂直的方向。
[0007]在一个实施方式中，形成所述预设孔的方法包括：在所述第二叠层结构的远离所述衬底的一侧形成预设孔第一部分；以及在所述预设孔第一部分的靠近所述衬底的一侧形成预设孔第二部分，其中，所述预设孔第二部分与所述栅极层相接。
[0008]在一个实施方式中，在形成所述预设孔第二部分之前，还包括：在所述预设孔第一部分的侧壁形成隔离层。
[0009]在一个实施方式中，形成所述第四导电层的步骤包括：在所述填充层的远离所述衬底的一侧形成与所述第一导电层连接的第三导电层；以及去除所述第三导电层的不与所述填充层接触的部分，形成所述第四导电层。
[0010]在一个实施方式中，在所述预设孔内形成与所述栅极层连接的第一导电层的步骤还包括：在所述第一叠层结构和所述第二叠层结构的远离所述衬底的一侧形成第二导电层。
[0011]在一个实施方式中，所述第三导电层的靠近所述衬底的一侧到所述衬底的距离小于所述第二导电层的靠近所述衬底的一侧到所述衬底的距离，其中，所述方法还包括：去除所述第二导电层以暴露所述第一叠层结构和所述第二叠层结构的第一侧，其中，所述第四导电层的远离所述衬底的一侧与所述第一侧共平面。
[0012]在一个实施方式中，所述方法还包括：在所述第四导电层的远离所述衬底的一侧形成与所述第四导电层连接的导电部。
[0013]在一个实施方式中，所述方法还包括：在所述填充层的内部形成空隙。
[0014]在一个实施方式中，形成所述填充层的材料包括绝缘材料。
[0015]本申请另一方面提供了一种三维存储器，包括：半导体层；叠层结构，位于所述半导体层上，包括栅极层；以及导电结构，位于所述叠层结构的远离所述半导体层的一侧，包括第一导电层、填充层以及第四导电层，其中，所述第一导电层分别与所述栅极层和所述第四导电层连接，所述第一导电层和所述第四导电层包覆所述填充层，并且所述第四导电层位于所述填充层的远离所述半导体层的一侧。
[0016]在一个实施方式中，所述栅极层包括多层，所述叠层结构还包括与所述栅极层中的每一层交替堆叠的电介质层，以及所述第一导电层至多与所述栅极层中的一层接触。
[0017]在一个实施方式中，所述第一导电层包括位于两层所述电介质层之间，并与所述栅极层连接的第一部分，以及包括位于所述填充层和所述叠层结构之间，并与所述第一部分连接的第二部分，其中，所述第一导电层第一部分和所述第四导电层包围所述填充层。
[0018]在一个实施方式中，所述三维存储器还包括：隔离层，位于所述叠层结构和所述第一导电层第二部分之间，并覆盖所述第一导电层第二部分靠近所述叠层结构的部分。
[0019]在一个实施方式中，所述三维存储器包括核心区和虚设台阶区，所述核心区内具有贯穿所述叠层结构的沟道结构，所述虚设台阶区内具有贯穿所述叠层结构的虚设沟道结构，以及所述导电结构位于所述虚设台阶区内，其中，所述虚设沟道结构的关键尺寸小于所述导电结构的关键尺寸。
[0020]在一个实施方式中，所述的三维存储器还包括：导电部，位于所述第四导电层的远离所述衬底的一侧并与所述四第导电层相连。
[0021]在一个实施方式中，所述三维存储器还包括：栅线隙结构，位于所述导电结构的靠近所述虚设沟道结构的一侧，并分别沿所述电介质层和所述栅极层堆叠的方向以及沿所述核心区和虚设台阶区排布的方向延伸。
[0022]在一个实施方式中，所述填充层的内部具有空隙。
[0023]本申请再一方面提供了一种三维存储器系统，包括：如上述任一实施方式所述三维存储器，其中，所述三维存储器包括存储串，用于存储数据；以及控制器，与所述三维存储器电连接，并被配置为控制所述存储串的操作。
[0024]本申请提供的三维存储器的制备方法可具有以下至少一个有益效果：
[0025]根据本申请的一些实施方式所形成的导电结构将字线与导电部连通，从而实现具有存储功能的叠层结构与外电路的互连。
[0026]根据本申请的一些实施方式，可采用例如金属钨包覆绝缘层的填充方式形成导电结构，相较于单一金属钨形成的导电结构，可改善晶圆的应力，防止由于应力而引入的缺陷。
[0027]根据本申请的一些实施方式，可在不过多增加成本的情况下达到导电部在导电结构上的着陆窗口显著增大的效果。
附图说明
[0028]结合附图，通过以下非限制性实施方式的详细描述，本申请的其它特征、目的和优点将变得更加明显。在附图中：
[0029]图1示意性示出了根据本申请示例性实施方式的三维存储器的制备方法的流程图；
[0030]图2至图11是根据本申请示例性实施方式的三维存储器的制备方法的工艺示意图；
[0031]图12是根据本申请示例性实施方式的三维存储器的结构示意图；以及
[0032]图13是根据本申请示例性实施方式的三维存储器系统的示意图。
具体实施方式
[0033]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，包括：在衬底上交替堆叠电介质层和牺牲层形成堆叠结构；去除所述牺牲层的至少一部分形成间隙，并在所述间隙内填充栅极层；在所述堆叠结构的远离所述衬底的一侧形成预设孔，其中，所述预设孔的至少一部分与所述栅极层接触；在所述预设孔内形成与所述栅极层连接的第一导电层，并在所述预设孔的剩余空间内形成填充层；以及在所述填充层的远离所述衬底的一侧形成与所述第一导电层相连的第四导电层。2.根据权利要求1所述的方法，其中，所述栅极层包括多层，所述栅极层中的每一层均与所述电介质层交替堆叠，以及所述预设孔至多与所述栅极层中的一层接触。3.根据权利要求1所述的方法，其中，在形成所述栅极层后，所述电介质层和所述栅极层交替堆叠形成第一叠层结构，所述电介质层和所述牺牲层未被去除的部分交替堆叠形成第二叠层结构，以及所述第一叠层结构和所述第二叠层结构沿第一方向排布，其中，所述第一方向包括与所述电介质层和所述栅极层堆叠方向垂直的方向。4.根据权利要求3所述的方法，其中，形成所述预设孔的方法包括：在所述第二叠层结构的远离所述衬底的一侧形成预设孔第一部分；以及在所述预设孔第一部分的靠近所述衬底的一侧形成预设孔第二部分，其中，所述预设孔第二部分与所述栅极层相接。5.根据权利要求4所述的方法，其中，在形成所述预设孔第二部分之前，还包括：在所述预设孔第一部分的侧壁形成隔离层。6.根据权利要求3所述的方法，其中，形成所述第四导电层的步骤包括：在所述填充层的远离所述衬底的一侧形成与所述第一导电层连接的第三导电层；以及去除所述第三导电层的不与所述填充层接触的部分，形成所述第四导电层。7.根据权利要求6所述的方法，其中，在所述预设孔内形成与所述栅极层连接的第一导电层的步骤还包括：在所述第一叠层结构和所述第二叠层结构的远离所述衬底的一侧形成第二导电层。8.根据权利要求7所述的方法，其中，所述第三导电层的靠近所述衬底的一侧到所述衬底的距离小于所述第二导电层的靠近所述衬底的一侧到所述衬底的距离，其中，所述方法还包括：去除所述第二导电层以暴露所述第一叠层结构和所述第二叠层结构的第一侧，其中，所述第四导电层的远离所述衬底的一侧与所述第一侧共平面。9.根据权利要求6所述的方法，还包括：在所述第四导电层的远离所述衬底的一侧形成与所述第四导电层连接的导电部。10.根...

【专利技术属性】
技术研发人员：刘志斌，王迪，谢景涛，顾妍，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：