电子封装件及其制法制造技术

本发明专利技术涉及一种电子封装件及其制法，包括于一具有线路层的线路结构的其中一表面上配置至少一第一电子元件，而于另一表面上配置多个第二电子元件，以令该第一电子元件经由该线路层电性桥接该多个第二电子元件的其中两者，以经由该第一电子元件取代该线路结构的部分线路层，使该线路结构的线路层得以维持较大布线规格并减少制作层数，借以提升制程良率。借以提升制程良率。借以提升制程良率。

【技术实现步骤摘要】
电子封装件及其制法


[0001]本专利技术有关一种半导体装置，尤指一种具电性桥接结构的电子封装件及其制法。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势发展，且依据高频高速运算的需求，电子产业也逐步往多芯片同质整合/异质整合的趋势发展。目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi
‑
Chip Module，简称MCM)等覆晶型态的封装模块，或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠或PoP(Package on Package)封装堆叠技术等，尤以PoP结构最为广泛采用。
[0003]图1为现有PoP堆叠形式封装结构1的剖面示意图。如图1所示，现有封装结构1包括：一布线结构16、一设于该布线结构16上侧的第一功能芯片13、多个设于该布线结构16上侧的导电柱14、一包覆该第一功能芯片13与该些导电柱14的包覆层15、一设于该包覆层15上且具有多个层线路层101的线路结构10、多个设于该线路结构10上的第二功能芯片12、一包覆该些第二功能芯片12的封装层15
’
、以及多个设于该布线结构16下侧的焊球17。
[0004]于后续应用中，该封装结构1可经由多个焊球17接置于一电路板1
’
上。
[0005]然而，现有封装结构1中，随着功能芯片的整合数量渐增，各功能芯片的接点(I/O)的数量会渐增，使各接点之间的间距(pitch)渐小，故用以电性连接该些功能芯片的线路结构10的布线制程的困难度，致使制作成本大幅上升。例如，若该线路结构10于接置该第二功能芯片12的接点处所采用的布线规格的线宽/线距(L/S)为10/10微米，虽该线路结构10的布线规格的L/S较大，但该线路结构10需制作较多层(如超过三层的五层)的线路层101，致使该线路结构10因其线路层101的层数较多而导致良率不佳。
[0006]另一方面，若该线路结构10的布线规格的线宽/线距(L/S)为2/2微米，则该线路结构10虽可制作较少层数(如少于三层的两层)的线路层101，但该线路结构10因其布线规格较小而增加制作该线路层101的难度，导致该线路结构10的良率也无法符合需求。
[0007]因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

技术实现思路

[0008]鉴于上述现有技术的种种缺陷，本专利技术提供一种电子封装件及其制法，可提升制程良率。
[0009]本专利技术的电子封装件，包括：线路结构，其具有相对的第一表面与第二表面以及线路层；至少一第一电子元件，其设于该线路结构的第一表面上并电性连接该线路层；多个第二电子元件，其设于该线路结构的第二表面上并电性连接该线路层，以令该第一电子元件经由该线路层电性桥接该多个第二电子元件的其中两者，其中，该第一电子元件相对该第一表面的垂直投影面积小于其所电性桥接的各该第二电子元件相对该第一表面的垂直投影面积；以及封装材，其包覆该第一电子元件及/或第二电子元件。
[0010]本专利技术还提供一种电子封装件的制法，包括：提供一具有相对的第一表面与第二表面以及线路层的线路结构；将至少一第一电子元件设于该线路结构的第一表面上，且将多个第二电子元件设于该线路结构的第二表面上，以令该第一电子元件经由该线路层电性桥接该多个第二电子元件的其中两者，其中，该第一电子元件相对该第一表面的垂直投影面积小于其所电性桥接的各该第二电子元件相对该第一表面的垂直投影面积；以及以封装材包覆该第一电子元件及/或第二电子元件。
[0011]前述的电子封装件及其制法中，该第一电子元件相对该第一表面的垂直投影面积为该第一电子元件所电性桥接的该第二电子元件相对该第一表面的垂直投影面积的0.01至0.5倍。
[0012]前述的电子封装件及其制法中，该第一电子元件遮盖其所电性桥接的该第二电子元件的部分区域。例如，该第二电子元件定义该部分区域为其电极垫的分布密集区域。
[0013]前述的电子封装件及其制法中，该第一电子元件为桥接芯片。
[0014]前述的电子封装件及其制法中，复包括配置于该封装材上且电性连接该线路结构的封装结构，其包含有布线结构以及至少一结合该布线结构的功能电子元件。例如，该线路结构经由导电结构电性连接该布线结构。
[0015]由上可知，本专利技术的电子封装件及其制法中，主要经由该第一电子元件取代该线路结构的部分线路层，使该第一电子元件电性桥接该第二电子元件，以降低现有用以接置功能芯片的线路结构的布线制程的困难度，故相比于现有技术，本专利技术可改善良率及降低成本。
[0016]此外，经由该第一电子元件取代该线路结构的部分线路层，不仅使该线路结构的线路层得以维持较大L/S规格，且使该线路结构的制作线路层的层数也可大幅减少，故相比于现有技术，本专利技术的制法能提升该线路结构的制程良率，使该电子封装件的整体封装结构的制程成本下降。
[0017]另外，经由该第一电子元件的尺寸为可调式的设计，以平衡该电子封装件的应力分布，故相比于现有技术，本专利技术的制法经由调整该第一电子元件的尺寸可有效避免翘曲的问题，以提升该电子封装件的可靠度。
附图说明
[0018]图1为现有封装结构的剖视示意图。
[0019]图2A至图2G为本专利技术的电子封装件的制法的第一实施例的剖视示意图。
[0020]图2F
’
为对应图2F的局部上视示意图。
[0021]图2F
‑
1至图2F
‑
3为对应图2F
’
的不同实施例的上视示意图。
[0022]图3A至图3D为本专利技术的电子封装件的制法的第二实施例的剖视示意图。
[0023]图4A至图4D为本专利技术的电子封装件的制法的第三实施例的剖视示意图。
[0024]图5A至图5D为本专利技术的电子封装件的制法的第四实施例的剖视示意图。
[0025]图6A及图6B为本专利技术的电子封装件的制法的第五实施例的剖视示意图。
[0026]附图标记说明
[0027]1:封装结构
[0028]1’
:电路板
[0029]10,20:线路结构
[0030]101,201,261,291:线路层
[0031]12:第二功能芯片
[0032]13:第一功能芯片
[0033]14:导电柱
[0034]15,25:包覆层
[0035]15
’
:封装层
[0036]16,26,29:布线结构
[0037]17:焊球
[0038]2,3,4,5,6,6
’
:电子封装件
[0039]2’
,3
’
,4
’
,5...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，其特征在于，包括：线路结构，其具有相对的第一表面与第二表面以及线路层；至少一第一电子元件，其设于该线路结构的第一表面上并电性连接该线路层；多个第二电子元件，其设于该线路结构的第二表面上并电性连接该线路层，以令该第一电子元件经由该线路层电性桥接该多个第二电子元件的其中两者，且该第一电子元件相对该第一表面的垂直投影面积小于其所电性桥接的各该第二电子元件相对该第一表面的垂直投影面积；以及封装材，其包覆该第一电子元件及/或第二电子元件。2.如权利要求1所述的电子封装件，其特征在于，该第一电子元件相对该第一表面的垂直投影面积为该第一电子元件所电性桥接的该第二电子元件相对该第一表面的垂直投影面积的0.01至0.5倍。3.如权利要求1所述的电子封装件，其特征在于，该第一电子元件遮盖其所电性桥接的该第二电子元件的部分区域。4.如权利要求3所述的电子封装件，其特征在于，该第二电子元件定义该部分区域为其电极垫的分布密集区域。5.如权利要求1所述的电子封装件，其特征在于，该第一电子元件为桥接芯片。6.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括配置于该封装材上且电性连接该线路结构的封装结构，且该封装结构包含有布线结构以及至少一结合该布线结构的功能电子元件。7.如权利要求6所述的电子封装件，其特征在于，该线路结构经由导电结构电性连接该布线结构。8.一种电子封装件的制法...

【专利技术属性】
技术研发人员：何祈庆，马伯豪，郑子企，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：