非挥发性存储器的存储单元制造技术

本发明专利技术公开一种非挥发性存储器的存储单元，包括：一N型区域、一N型阱区、一P型阱区、一第一p型掺杂区域、一第二p型掺杂区域与一第一n型掺杂区域。该N型阱区与该P型阱区形成于该N型区域中。该第一p型掺杂区域与该第二p型掺杂区域位于该N型阱区的表面。该栅极层位于该第一p型掺杂区域与一第二p型掺杂区域之间的该N型阱区表面上方。该第一n型掺杂区域位于该P型阱区的表面。该栅极层延伸至该P型阱区，并且该栅极层的一第一侧相邻于该第一n型掺杂区域。栅极层的一第一侧相邻于该第一n型掺杂区域。栅极层的一第一侧相邻于该第一n型掺杂区域。

【技术实现步骤摘要】
非挥发性存储器的存储单元


[0001]本专利技术涉及一种存储器，且特别是涉及一种非挥发性存储器的存储单元。

技术介绍

[0002]众所周知，非挥发性存储器在断电之后仍旧可以保存其数据内容。一般来说，当非挥发性存储器制造完成并出厂后，使用者即可以编程(program)非挥发性存储器，进而将数据记录在非挥发性存储器中。
[0003]请参照图1，其所绘示为现有非挥发性存储器的存储单元阵列示意图。存储单元阵列100包括m
×
n个存储单元c11～cmn，且存储单元阵列100连接至m条字符线WL1～WLm、n条位线BL1～BLn以及m条控制线CL1～CLm。再者，每个存储单元c11～cmn都包括一浮动栅晶体管。浮动栅晶体管为n型双栅极浮动栅晶体管(n
‑
type dual gate floating gate transistor)，包括一控制栅极端(control gate terminal)、一浮动栅极(floating gate)、一第一漏/源端(source/drain terminal)、一第二漏/源端。其中，浮动栅极为浮接状态(floating)未连接至任何端点。
[0004]第一列的n个存储单元c11～c1n中，浮动栅晶体管的控制栅极端连接至字符线WL1，浮动栅晶体管的第一漏/源端连接至控制线CL1，浮动栅晶体管的第二漏/源端连接至对应的n条位线BL1～BLn。第二列的n个存储单元c21～c2n中，浮动栅晶体管的控制栅极端连接至字符线WL2，浮动栅晶体管的第一漏/源端连接至控制线CL2，浮动栅晶体管的第二漏/源端连接至对应的n条位线BL1～BLn。依此类推，第m列的n个存储单元cm1～cmn中，浮动栅晶体管的控制栅极端连接至字符线WLm，浮动栅晶体管的第一漏/源端连接至控制线CLm，浮动栅晶体管的第二漏/源端连接至对应的n条位线BL1～BLn。
[0005]基本上，提供字符线WL1～WLm、位线BL1～BLn、控制线CL1～CLm适当的偏压，可以对存储单元阵列100中的存储单元c11～cmn进行编程动作、抹除动作或读取动作。举例来说，提供动作电压(activated voltage)至字符线WL1，提供不动作电压(inactivated voltage)至其他字符线WL2～WLm，则连接于字符线WL1的第一列即为选定列，并可对选定列的n个存储单元c11～c1n进行编程动作、抹除动作或读取动作。
[0006]再者，图1中的存储单元阵列100是以n型双栅极浮动栅晶体管为例来做说明。实际上，利用p型双栅极浮动栅晶体管也可以组成存储单元，并形成非挥发性存储器的存储单元阵列。

技术实现思路

[0007]本专利技术的主要目的在于提出一种非挥发性存储器的存储单元。其中，存储单元中的晶体管为单栅极浮动栅晶体管(single gate floating gate transistor)。再者，设计适当的偏压，将使得存储单元能够正常地进行编程动作、抹除动作或读取动作。相同地，设计适当的偏压也可以使得存储单元阵列够正常地进行编程动作、抹除动作或读取动作。
[0008]本专利技术为一种非挥发性存储器的存储单元，包括：一N型区域；一N型阱区与一P型
阱区，形成于该N型区域中；一第一p型掺杂区域与一第二p型掺杂区域，位于该N型阱区的表面；一栅极层，位于该第一p型掺杂区域与一第二p型掺杂区域之间的该N型阱区表面上方，且该栅极层自该N型阱区延伸至该P型阱区；以及，一第一n型掺杂区域，位于该P型阱区的表面，且该第一n型掺杂区域相邻于该栅极层的一第一侧；其中，该栅极层、该N型阱区、该第一p型掺杂区域与该第二p型掺杂区域形成一p型晶体管；该栅极层、该P型阱区、该第一n型掺杂区域形成一晶体管电容，该晶体管电容与该p型晶体管与共用该栅极层；以及，该N型区域与该P型阱区形成一二极管；其中，该p型晶体管的一第一漏/源端连接至一位线，该p型晶体管的一第二漏/源端连接至一源极线，该P型阱区与该n型掺杂区域连接至一字符线。
[0009]本专利技术为一种非挥发性存储器的存储单元，包括：一N型区域；一N型阱区与一P型阱区，形成于该N型区域中；一第一p型掺杂区域与一第二p型掺杂区域，位于该N型阱区的表面；一栅极层，位于该第一p型掺杂区域与一第二p型掺杂区域之间的该N型阱区表面上方；以及，一第一n型掺杂区域，位于该P型阱区的表面，其中该栅极层延伸至该P型阱区，该栅极层位于该第一n型掺杂区域上方，且该P型阱区上方的该栅极层为一梳型栅极层；其中，该栅极层、该N型阱区、该第一p型掺杂区域与该第二p型掺杂区域形成一p型晶体管；该栅极层、该P型阱区、该第一n型掺杂区域形成一晶体管电容，该晶体管电容与该p型晶体管共用该栅极层，该N型区域与该P型阱区形成一二极管；其中，该p型晶体管的一第一漏/源端连接至一位线，该p型晶体管的一第二漏/源端连接至一源极线，该n型掺杂区域连接至一字符线。
[0010]为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下:
附图说明
[0011]图1为现有非挥发性存储器的存储单元阵列示意图；
[0012]图2A至图2N为本专利技术第一实施例的存储单元阵列的制作流程图以及每个制作流程中沿着ab虚线的剖视图；
[0013]图3A至图3C为本专利技术第一实施例存储单元的剖视图、等效电路与存储单元阵列的示意图；
[0014]图4为本专利技术第二实施例的存储单元的示意图；
[0015]图5A至图5D为本专利技术第一实施例存储单元进行各种动作的偏压示意图；
[0016]图6A至图6H为本专利技术第三实施例存储单元的制作流程图以及每个制作流程中沿着ef虚线的剖视图；以及
[0017]图7A与图7B为本专利技术第三实施例存储单元的剖视图以及等效电路的示意图。
[0018]符号说明
[0019]100:存储单元阵列
[0020]110,610:隔离结构
[0021]111,112,121,122,611:栅极层
[0022]115:栅极氧化层
[0023]131,132,133,134,135,136,141,142,143,144,631,632:p型掺杂区域
[0024]141,152,633:n型掺杂区域
[0025]161,162,163,164,165,166,167,168,169,170,661,662,663:金属导线
具体实施方式
[0026]请参照图2A至图2N，其所绘示为本专利技术第一实施例的存储单元阵列的制作流程图以及每个制作流程中沿着ab虚线的剖视图。再者，以下是以2
×
2个存储单元所组成的非挥发性存储器的存储单元阵列来做说明。当然，本专利技术并不限定于此，在此领域的技术人员可以根据本专利技术的内容组成m
×
n个存储单元的非挥发性存储器的存储单元阵列。
[0027]如图2A与图2B所示，在p型半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非挥发性存储器的存储单元，包括：N型区域；N型阱区与P型阱区，形成于该N型区域中；第一p型掺杂区域与第二p型掺杂区域，位于该N型阱区的表面；栅极层，位于该第一p型掺杂区域与第二p型掺杂区域之间的该N型阱区表面上方，且该栅极层自该N型阱区延伸至该P型阱区；以及第一n型掺杂区域，位于该P型阱区的表面，且该第一n型掺杂区域相邻于该栅极层的第一侧；其中，该栅极层、该N型阱区、该第一p型掺杂区域与该第二p型掺杂区域形成p型晶体管；该栅极层、该P型阱区、该第一n型掺杂区域形成晶体管电容，该晶体管电容与该p型晶体管与共用该栅极层；以及，该N型区域与该P型阱区形成二极管；其中，该p型晶体管的第一漏/源端连接至位线，该p型晶体管的第二漏/源端连接至源极线，该P型阱区与该n型掺杂区域连接至字符线。2.如权利要求1所述的非挥发性存储器的存储单元，其中该N型区域为n型基板；或者，该N型区域为深N型阱区，位于p型基板的上方。3.如权利要求1所述的非挥发性存储器的存储单元，其中该栅极层为浮动栅极层，且覆盖该P型阱区的该栅极层包括p型栅极层与n型栅极层。4.如权利要求3所述的非挥发性存储器的存储单元，其中该P型阱区的表面还包括第三p型掺杂区域；该栅极层延伸至该P型阱区，并且该栅极层的第二侧相邻于该第三p型掺杂区域；该栅极层的该第一侧为该n型栅极层；且该栅极层的该第二侧为该p型栅极层，该第三p型掺杂区域连接至该字符线。5.如权利要求4所述的非挥发性存储器的存储单元，其中在编程动作时，该字符线接收编程电压，该源极线接收源极线电压，该位线接收接地电压，该p型晶体管的体极端接收该编程电压，该P型阱区经由该第三p型掺杂区域接收该编程电压，该编程电压大于该源极线电压，该源极线电压大于该接地电压。6.如权利要求5所述的非挥发性存储器的存储单元，其中在该编程动作时，该第一p型掺杂区域与该栅极层之间发生带对带穿遂诱发热电子注入效应，且多个电子由该第一p型掺杂区域注入该栅极层。7.如权利要求4所述的非挥发性存储器的存储单元，其中在读取动作时，该字符线接收字符线电压，该源极线接收读取电压，该位线接收接地电压，该p型晶体管的该体极端接收深N型阱区电压，该P型阱区经由该第三p型掺杂区域接收该字符线电压，该深N型阱区电压大于等于该读取电压，读取电压大于该字符线电压，该字符线电压大于该接地电压。8.如权利要求7所述的非挥发性存储器的存储单元，其中在该读取动作时，该源极线与该位线之间产生读取电流；以及，根据该读取电流的大小决定该存储单元的存储状态。9.如权利要求4所述的非挥发性存储器的存储单元，其中在抹除动作时，该字符线接收字符线电压，该源极线接收抹除电压，该位线接收该抹除电压，该p型晶体管的一体极端接收该抹除电压，该P型阱区经由该第三p型掺杂区域接收该字符线电压，该抹除电压为正电压，且该字符线电压为负电压。10.如权利要求9所述的非挥发性存储器的存储单元，其中在该抹除动作时，该栅极层
...

【专利技术属性】
技术研发人员：赖宗沐，陈志欣，黎俊霄，林庆源，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：