本发明专利技术提供一种静电放电（ＥＳＤ）保护电路，其用于保护集成电路使其免受ＥＳＤ损坏，并用于雷电浪涌保护。所述ＥＳＤ保护电路包含第一骤回装置和第二骤回装置。在集成电路操作期间，第一骤回装置连接到集成电路的具有负电压的第一端子。所述第一骤回装置包含耦合到集成电路的第一端子的正极。所述第一骤回装置的负极耦合到所述集成电路的电源电压（ＶＣＣ）端子。第二骤回装置具有耦合到所述ＶＣＣ端子的负极。所述第二骤回装置的正极连接到所述集成电路的接地。所述骤回装置作为可控硅整流器（ｓｉｌｉｃｏｎ－ｃｏｎｔｒｏｌｌｅｄ ｒｅｃｔｉｆｉｅｒ，ＳＣＲ），以保护所述集成电路。
【技术实现步骤摘要】
本专利技术涉及一种保护电路。更具体地说，本专利技术涉及一种集成电路的保 护电路。
技术介绍
静电放电(electric static discharge, ESD )保护电路通常用于集成电路中 以保护集成电路免受静电放电，且通常用于雷电浪涌(lightening surge)保 护。参看图1,可控硅整流器(silicon-controlled rectifier, SCR) 20并联连接 到要保护的电路10。当将浪涌电压引入到电路10中时，可控硅整流器20 将电压箝位到绝对最大值以下，以避免电路10由于过电压而崩溃。然而， 如果在正常操作期间将负电压施加到1/0端子，那么此ESD保护电路就不可 工作。将响应于负电压而从I/O端子处汲取衬底电流，此将造成电路10的 异常操作。本专利技术的主要目的是克服此缺点。
技术实现思路
本专利技术提供一种用于保护集成电路使其免受ESD损坏的ESD保护电路。 所述ESD保护电路包含第一骤回(snapback)装置，其连接到第一端子以用 于在集成电路操作期间维持负输入电压。第 一骤回装置包含耦合到集成电路 的第 一端子的正极。第 一骤回装置的负极耦合到集成电路的电源电压(VCC ) 端子。第二骤回装置具有耦合到VCC端子的负极。第二骤回装置的正极连 接到集成电路的接地。所述骤回装置作为可控硅整流器。当装置的p-n结崩 溃时，装置的电压将骤回以吸收浪涌电压。因此，所述ESD保护电路保护 集成电路使其免受ESD损坏。此外，第一二极管的正极连接到集成电路的 第二端子。在集成电路的正常操作期间，没有负电压被输入到第二端子。第 一二极管的负极耦合到VCC端子。第二二极管的负极连接到第二端子(例 如I/0端子)。第二二极管的正极耦合到接地。有利地，本专利技术的ESD保护 电路没有从第一端子连接到接地的p-n结装置，此允许在集成电路操作期间输入负电压。应了解，前述概括描述和以下详细描述是示范性的，且希望提 供所主张的本专利技术的进一步解释。附图说明本专利技术包含附图来提供对本专利技术的进一步理解，且并入本说明书中并构 成本说明书的一部分。附图说明本专利技术的实施例并连同描述内容一起用于阐 述本专利技术的原理。图1绘示包含ESD保护装置的传统电路。图2是根据本专利技术的用于集成电路的负电压输入端子的ESD保护电路。图3是根据本专利技术的骤回装置的等效电路。图4绘示根据本专利技术的骤回装置的横截面图。图5绘示根据本专利技术的骤回装置的电压-电流特性。图6A到6D绘示响应于各种输入浪涌的ESD保护流程图。具体实施例方式图2是集成电路200的ESD保护电路的优选实施例。骤回装置50连接 到端子IN以用于在集成电路200的正常操作期间接收负电压输入。所述骤 回装置(第一骤回装置)50包含一正极(A)耦合到集成电路200的端子(第一 端子)IN。骤回装置50的负极(K)耦合到集成电路200的VCC端子(图中 表示为Vcc)。另一骤回装置(第二骤回装置)60具有耦合到VCC端子的负极 (K )。所述骤回装置60的正极(A )连接到集成电路200的接地GND。骤 回装置50和60作为可控硅整流器。当装置的p-n结崩溃时，骤回装置50 和60的电压将骤回以吸收输入浪涌。因此，骤回装置50和60可保护集成 电路200使其免受ESD损坏。此外，又具有二极管(第一二极管)70的正极 连接到集成电路200的1/0端子(第二端子)。在集成电路200的操作期间， 没有负电压被输入到1/0端子。二极管70的负极耦合到VCC端子。二极管 (第二二极管)75的负极连接到I/O端子。二极管75的正极耦合到接地GND。图3是骤回装置50和60 (如图2所示)的等效电路，其包含寄生p-n-p 双极晶体管21和寄生n-p-n双极晶体管25。寄生p-n-p双极晶体管21的发 射极连接到骤回装置的负极(K)。寄生p-n-p双极晶体管21的基极通过寄生电阻22而耦合到骤回装置的负极(K)。寄生n-p-n双极晶体管25的发射 极连接到骤回装置的正极(A)。寄生n-p-n双极晶体管25的基极经由寄生 电阻26耦合到骤回装置的正极(A)。寄生p-n-p双极晶体管21的集电极耦 合到寄生n-p-n双极晶体管25的集电极。图4绘示骤回装置50和60的横截面图。寄生p-n-p双极晶体管21的发 射极连接到n阱90中的p+扩散区(第一p+扩散区)110。寄生p-n-p双极晶体 管21的基极通过n阱90的寄生电阻22耦合到n+扩散区120。寄生p-n-p 双极晶体管21的集电极连接到p衬底80。寄生n-p-n双极晶体管25的发射 极连接到p衬底80中的n+扩散区(第二n+扩散区)160。寄生 n-p-n双极晶体 管25的基极通过p衬底80的寄生电阻26耦合到p+扩散区(第二 p+扩散 区)150。寄生n-p-n双极晶体管25的集电极连接到n阱90。图5绘示骤回装置50和60 (如图2所示)的电压-电流特性。在骤回 装置中，正极-负极电压VAK、正极-负极电流IAK和正极-负极阻抗分别被 定义为骤回装置的正极端子与负极端子之间的电压差、电流和阻抗。当骤回 装置的正极-负极电压VAK高于崩溃电压Ve时，骤回装置的正极-负极阻 抗将随着正极-负极电流UK的增加而变为负。在未达到骤回电压Vsn之前， 正极-负极阻抗不返回到正阻抗。寄生p-n-p双极晶体管21和寄生 n-p-n双极 晶体管25 (如图3所示)的漏电流引起正反馈现象。 一旦骤回装置的p-n结 崩溃，漏电流将显着增加。与寄生电阻22和26相关联的漏电流可实现骤回。图6A到6D绘示响应于各种输入浪涌的ESD保护流程图。如图6A所 示，正浪涌电压被施加到端子IN和接地GND。骤回装置50将被正向导通， 电流I!显示信号传输路径。骤回装置60将崩溃并骤回，以将电压箝位在端 子IN与接地GND之间。图6B绘示负浪涌电压被施加到端子IN和接地GND, 电流12显示信号传输路径。骤回装置60将被正向导通。骤回装置50将崩溃 并骤回，以将电压箝位在端子IN与接地GND之间。如图6C所示，正浪涌 电压被施加到端子IN和I/0端子，电流13显示信号传输路径。骤回装置50 和二极管75将被正向导通。骤回装置60将崩溃并骤回，以将电压箝位在端 子IN与I/O端子之间。图6D绘示负浪涌电压^皮施加到端子IN和I/O端子， 电流14显示信号传输路径。二极管70将被正向导通。骤回装置50将崩溃并 骤回，以将电压箝位在端子IN与1/0端子之间。有利地，本专利技术的ESD保护电路没有从端子IN连接到接地GND的p-n结装置，此将容许在集成电路操作期间输入负电压。所属领域的技术人员将 了解，可在不脱离本专利技术的范围或精神的情况下，对本专利技术的结构作各种修 改和变化。鉴于前述内容，如果本专利技术的修改和变化在权利要求书和其等效 物的范围内，那么期望本专利技术涵盖那些修改和变化。本文档来自技高网...
【技术保护点】
一种用于集成电路的静电放电保护电路，其特征是包括：第一骤回装置，其具有耦合到所述集成电路的第一端子的正极以及耦合到所述集成电路的电源电压端子的负极；以及第二骤回装置，其具有耦合到所述电源电压端子的负极以及耦合到所述集成电路的接地的正极，其中在所述集成电路的操作期间，所述第一端子具有负输入电压。
【技术特征摘要】
US 2006-12-7 11/608,1201.一种用于集成电路的静电放电保护电路，其特征是包括第一骤回装置，其具有耦合到所述集成电路的第一端子的正极以及耦合到所述集成电路的电源电压端子的负极；以及第二骤回装置，其具有耦合到所述电源电压端子的负极以及耦合到所述集成电路的接地的正极，其中在所述集成电路的操作期间，所述第一端子具有负输入电压。2. 根据权利要求1所述的静电放电保护电路，其特征进一步包括第一二极管，其具有耦合到所述集成电路的第二端子的正极以及耦合到 所述集成电路的所述电源电压端子的负极；以及第二二极管，其具有耦合到所述集成电路的所述第二端子的负极以及耦 合到所述接地的正极。3. 根据权利要求1所述的静电放电保护电路，其特征为其中所述第 一 以及所述第二骤回装置作为可控硅整流器。4. 根据权利要求1所述的静电放电保护电路，其特征为 其中所述第一以及所述第二骤回装置中的每一个包括 寄生p-n-p双极晶体管，其安置在n阱中；以及 寄生n-p-n双极晶体管，其安置在p衬底中，其中所述寄生p-n-p双极晶体管的发射极以及基极分别耦合到所述第一 ...
【专利技术属性】
技术研发人员：杨大勇，黄志丰，
申请(专利权)人：崇贸科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。