三维存储器及其制备方法技术

本申请实施例提供了一种三维存储器及其制备方法。制备三维存储器的方法包括：在衬底上形成具有栅极层的台阶结构，并在所述台阶结构上形成台阶介质层，其中，所述台阶结构包括相互隔离的至少两个子台阶结构；形成分别贯穿所述台阶介质层并延伸至每个所述子台阶结构中的字线接触，其中，所述字线接触与所述栅极层连接；去除所述台阶介质层的一部分形成导电部，其中，所述导电部将每个所述子台阶结构中的字线接触连接；以及在所述台阶介质层的远离所述衬底的一侧形成第一接触，其中，所述第一接触与至多部分所述子台阶结构中的字线接触连接。连接。连接。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。

技术介绍

[0002]三维存储器(3D NAND)是一种具有三维堆叠结构的闪存器件，广泛应用于集成电路。随着3D NAND的尺寸越来越小，存储器制备工艺也面临巨大挑战，其中，存储区台阶结构工艺的挑战尤为突出。相关技术中通常在存储阵列两侧形成台阶区，台阶区中的每一层台阶均由一层字线(栅极层)以及一层电介质层交叠组成，字线需要经字线触点引出，以此在每一层台阶面上单独连通一条垂直的字线触点与字线连通，以实现每一字线对应存储单元的寻址操作。
[0003]在台阶结构形成过程中，为了实现相邻存储阵列的彼此绝缘，通常在相邻的台阶结构之间保留隔离空间。同时，位于相邻的两个台阶结构上的字线触点通过第一接触相互绕线连接，这样会带来一些问题，例如，绕线的增加，以及为解决绕线增加而造成的掩膜的增加，另外，生产成本和工艺难度也会增大。

技术实现思路

[0004]本申请提出的实施方式可解决或部分解决上述
技术介绍
部分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述方法包括：在衬底上形成具有栅极层的台阶结构，并在所述台阶结构上形成台阶介质层，其中，所述台阶结构包括相互隔离的至少两个子台阶结构；形成分别贯穿所述台阶介质层并延伸至每个所述子台阶结构中的字线接触，其中，所述字线接触与所述栅极层连接；去除所述台阶介质层的一部分形成导电部，其中，所述导电部将每个所述子台阶结构中的字线接触连接；以及在所述台阶介质层的远离所述衬底的一侧形成第一接触，其中，所述第一接触与至多部分所述子台阶结构中的字线接触连接。2.根据权利要求1所述的方法，其特征在于，所述台阶结构包括相互隔离的第一子台阶结构和第子二台阶结构；所述字线接触包括贯穿所述台阶介质层并延伸至所述第一子台阶结构的第一字线接触，贯穿所述台阶介质层并延伸至所述第二子台阶结构的第二字线接触；以及所述导电部连接所述第一字线接触和所述第二字线接触。3.根据权利要求2所述的方法，其特征在于，所述第一接触与所述第一字线接触连接；或者所述第一接触与所述第二字线接触连接。4.根据权利要求2所述的方法，其特征在于，所述导电部形成于所述台阶介质层内，并与所述台阶介质层的远离所述衬底一侧的表面相接，以及多个所述导电部之间无接触。5.根据权利要求2所述的方法，其特征在于，所述第一字线接触、所述第二字线接触以及所述导电部的数量相同。6.根据权利要求2所述的方法，其特征在于，所述第一子台阶结构中的每个台阶均与至少一所述第一字线接触连接，以及所述第二子台阶结构中的每个台阶均与至少一所述第二字线接触连接，其中，所述第一子台阶结构中的每个台阶和所述第二子台阶结构中的每个台阶均包括所述栅极层。7.根据权利要求2所述的方法，其特征在于，形成所述第一字线接触和所述第二字线接触的步骤包括：形成贯穿所述台阶介质层，并延伸至所述第一子台阶结构的第一贯穿孔，在所述第一贯穿孔内填充第一导电材料形成所述第一字线接触；以及形成贯穿所述台阶介质层，并延伸至所述第二子台阶结构的第二贯穿孔，在所述第二贯穿孔内填充所述第一导电材料形成所述第二字线接触。8.根据权利要求2所述的方法，其特征在于，形成所述导电部的步骤包括：去除所述台阶介质层的远离所述衬底一侧的部分，形成连接所述第一字线接触和所述第二字线接触的导电孔；以及在所述导电孔内填充第二导电材料形成所述导电部。9.根据权利要求8所述的方法，其特征在于，所述导电部将所述第一字线接触与位于同一台阶高度中的所述第二字线接触两两连接。10.根据权利要求5所述的方法，其特征在于，形成所述第一接触的步骤包括：
设置与所述第一字线接触两两相连且数量相同的所述第一接触。11.根据权利要求2所述的方法，其特征在于，形成所述台阶结构的...

【专利技术属性】
技术研发人员：谢炜，王迪，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：