半导体封装制造技术

一种半导体封装件包括：顺序堆叠的第一半导体芯片和第二半导体芯片；以及第一内部连接构件，将第一半导体芯片和第二半导体芯片彼此连接。第一半导体芯片包括：第一衬底，具有彼此相对的第一顶表面和第一底表面；以及在第一顶表面上的第一导电焊盘。第二半导体芯片包括：第二衬底，具有彼此相对的第二顶表面和第二底表面；以及在第二底表面上的第二导电凸块。第一内部连接构件将第一导电焊盘连接到第二导电凸块。第一导电焊盘在一个方向上具有第一宽度。第二导电凸块在该一个方向上具有第二宽度。第一宽度小于第二宽度。度。第一宽度小于第二宽度。度。第一宽度小于第二宽度。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求2020年9月22日向韩国知识产权局递交的韩国专利申请No.10
‑
2020
‑
0122493的优先权，其公开内容通过引用整体并入本文。


[0003]本专利技术构思涉及半导体封装。

技术介绍

[0004]提供半导体封装以实现能够在电子产品中使用的集成电路芯片。半导体封装通常被配置为使得半导体芯片安装在印刷电路板(PCB)上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。随着电子工业的发展，已经进行了许多研究以提高半导体封装的可靠性和耐用性。

技术实现思路

[0005]本专利技术构思的一些示例实施例提供了可靠性得以提高的半导体封装。
[0006]本专利技术构思的目的不限于上述内容，并且从以下描述中，本领域技术人员将清楚地理解上面未提及的其他目的。
[0007]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：顺序堆叠的第一半导体芯片和第二半导体芯片；第一内部连接构件，将第一半导体芯片连接到第二半导体芯片。第一半导体芯片可以包括：第一衬底，具有彼此相对的第一顶表面和第一底表面；以及在第一顶表面上的第一导电焊盘。第二半导体芯片可以包括：第二衬底，具有彼此相对的第二顶表面和第二底表面；以及在第二底表面上的第二导电凸块。第一内部连接构件可以将第一导电焊盘连接到第二导电凸块。第一导电焊盘可以在一个方向上具有第一宽度。第二导电凸块可以在一个方向上具有第二宽度。第一宽度可以小于第二宽度。
[0008]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：顺序堆叠的第一半导体芯片和第二半导体芯片；以及第一内部连接构件，将第一半导体芯片连接到第二半导体芯片。第一半导体芯片可以包括：第一衬底，具有彼此相对的第一顶表面和第一底表面；以及在第一顶表面上的第一导电焊盘。第二半导体芯片可以包括：第二衬底，具有彼此相对的第二顶表面和第二底表面；与第二底表面相邻的第二导电焊盘；以及与第二导电焊盘接合的第二导电凸块。第一内部连接构件可以将第一导电焊盘连接到第二导电凸块。第一内部连接构件可以包括：与第一导电焊盘相邻的第一连接区域；以及与第二导电凸块相邻的第二连接区域。第一连接区域和第二连接区域中的每一个可以包括金(Au)。第一连接区域具有第一平均厚度。第二连接区域可以具有比第一平均厚度小的第二平均厚度。
[0009]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：顺序堆叠的多个半导体芯片；以及覆盖半导体芯片的模制层。半导体芯片中的每一个包括：具有顶表面和底表面的半导体衬底；覆盖底表面的层间介电层；在层间介电层下方的第一导电焊盘；与第一
导电焊盘接合的导电凸块；穿透半导体衬底的贯穿通孔；以及在顶表面上并与贯穿通孔接触的第二导电焊盘。第二导电焊盘可以在一个方向上具有第一宽度。导电凸块可以在一个方向上具有第二宽度。第一宽度可以小于第二宽度。
附图说明
[0010]图1是示出了根据本专利技术构思的一些示例实施例的半导体封装的截面图。
[0011]图2A示出了示出根据本专利技术构思的一些示例实施例的图1的部分P1的放大图。
[0012]图2B示出了示出根据本专利技术构思的一些示例实施例的图2A的部分P2的放大图。
[0013]图2C示出了示出根据本专利技术构思的一些示例实施例的导电凸块和第二导电焊盘的平面图。
[0014]图3A和图3B示出了示出根据本专利技术构思的一些示例实施例的制造图1的半导体封装的方法的截面图。
[0015]图4示出了示出根据本专利技术构思的一些示例实施例的图3A的部分P1的放大图。
[0016]图5示出了示出根据本专利技术构思的一些示例实施例的半导体封装的截面图。
[0017]图6示出了示出根据本专利技术构思的一些示例实施例的图5的部分P1的放大图。
[0018]图7示出了根据本专利技术构思的一些示例实施例的制造具有图6的结构的半导体封装的方法。
[0019]图8示出了示出根据本专利技术构思的一些示例实施例的半导体封装的截面图。
[0020]图9示出了示出根据本专利技术构思的一些示例实施例的半导体封装的截面图。
[0021]图10示出了示出根据本专利技术构思的一些示例实施例的半导体封装的截面图。
[0022]图11示出了示出根据本专利技术构思的一些示例实施例的半导体封装的截面图。
具体实施方式
[0023]现在将参考附图详细描述本专利技术构思的一些示例实施例，以帮助清楚地说明本专利技术构思。将理解的是，在整个说明书中，相同的附图标记指派给相同或相似的组成元件。
[0024]在一些示例实施例中，当具有层、膜、区域、板等的特定部分被称为在另一部分“上”时，该部分可以在另一部分“上方”或“下方”。在一些示例实施例中，当具有层、膜、区域、板等的特定部分被称为在另一部分“上”时，该部分可以“间接”在另一部分“上”或“直接”在另一部分“上”。当特定部分被称为“间接”在另一部分“上”时，在特定部分和另一部分之间可以存在插入结构和/或空间，使得特定部分和另一部分被隔离以避免彼此直接接触。相反，当特定部分被称为“直接”在另一部分“上”时，则意味着在特定部分和另一部分之间不存在其他部分，使得特定部分与另一部分直接接触。
[0025]将理解的是，相对于其他元件和/或其属性(例如，结构、表面、方向等)可以被称为为“垂直的”、“平行的”、“共面的”等的元件和/或其属性(例如，结构、表面、方向等)可以为“垂直的”、“平行的”、“共面的”等，或者可以相对于其他元件和/或其属性分别为“基本垂直的”、“基本平行的”、“基本共面的”。
[0026]相对于其他元件和/或其属性为“基本垂直的”元件和/或其属性(例如，结构、表面、方向等)将被理解为相对于其他元件和/或其属性在制造公差和/或材料公差范围内为“垂直的”，和/或相对于其他元件和/或其属性具有相对于“垂直”等的在幅度和/或角度上
的等于或小于10％(例如，
±
10％的公差)的偏差。
[0027]相对于其他元件和/或其属性为“基本平行的”元件和/或其属性(例如，结构、表面、方向等)将被理解为相对于其他元件和/或其属性在制造公差和/或材料公差范围内为“平行的”，和/或相对于其他元件和/或其属性具有相对于“平行”等的在幅度和/或角度上的等于或小于10％(例如，
±
10％的公差)的偏差。
[0028]相对于其他元件和/或其属性为“基本共面的”元件和/或其属性(例如，结构、表面、方向等)将被理解为相对于其他元件和/或其属性在制造公差和/或材料公差范围内为“共面的”，和/或相对于其他元件和/或其属性具有相对于“共面”等的在幅度和/或角度上的等于或小于10％(例如，
±
10％的公差)的偏差。
[0029]将理解的是，在本文中元件和/或其属性可以被描述为与其他元件“相同”或“等同”，并且将进一步理解的是，在本文中被本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：顺序堆叠的第一半导体芯片和第二半导体芯片；以及第一内部连接构件，将所述第一半导体芯片连接到所述第二半导体芯片，其中，所述第一半导体芯片包括：第一衬底，具有彼此相对的第一顶表面和第一底表面，以及在所述第一顶表面上的第一导电焊盘，其中，所述第二半导体芯片包括：第二衬底，具有彼此相对的第二顶表面和第二底表面，以及在所述第二底表面上的第二导电凸块，其中，所述第一内部连接构件将所述第一导电焊盘连接到所述第二导电凸块，其中，所述第一导电焊盘在一个方向上具有第一宽度，其中，所述第二导电凸块在所述一个方向上具有第二宽度，以及其中，所述第一宽度小于所述第二宽度。2.根据权利要求1所述的半导体封装，其中，所述第一宽度是所述第二宽度的0.8至0.9倍。3.根据权利要求1所述的半导体封装，其中，所述第一导电焊盘和所述第二导电凸块包括第一金属，所述第一内部连接构件包括所述第一金属，并且还包括第二金属、第三金属和第四金属，所述第一内部连接构件包括顺序堆叠的第一连接区域、第二连接区域、第三连接区域、第四连接区域和第五连接区域，所述第一连接区域和所述第五连接区域中的每一个包括所述第一金属和所述第二金属，而不包括所述第三金属和所述第四金属，所述第三连接区域包括所述第二金属和所述第三金属，而不包括所述第一金属和所述第四金属，以及所述第二连接区域和所述第四连接区域中的每一个包括所述第一金属、所述第二金属和所述第四金属，而不包括所述第三金属。4.根据权利要求3所述的半导体封装，其中，所述第一金属包括镍Ni所述第二金属包括锡Sn，所述第三金属包括银Ag，以及所述第四金属包括金Au。5.根据权利要求3所述的半导体封装，其中，所述第一连接区域接触所述第一导电焊盘，所述第五连接区域接触所述第二导电凸块，所述第二连接区域具有第一平均厚度，所述第四连接区域具有第二平均厚度，以及所述第一平均厚度大于所述第二平均厚度。6.根据权利要求1所述的半导体封装，其中，
所述第一导电焊盘具有第一厚度，所述第二导电凸块具有第二厚度，以及所述第二厚度大于所述第一厚度。7.根据权利要求1所述的半导体封装，其中，所述第二半导体芯片还包括在所述第二衬底和所述第二导电凸块之间的第二导电焊盘，所述第二导电焊盘与所述第二导电凸块接触，其中，所述第二导电焊盘在所述一个方向上具有第三宽度，其中，所述第三宽度大于所述第二宽度。8.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片还包括穿透所述第一衬底的贯穿通孔，所述贯穿通孔与所述第一导电焊盘接触，其中，所述贯穿通孔在所述一个方向上具有第三宽度，其中，所述第三宽度小于所述第一宽度。9.根据权利要求1所述的半导体封装，还包括：在所述第一导电焊盘和所述第一衬底之间的第一介电层；以及第一重分布图案，包括通孔部分和焊盘部分，所述通孔部分穿透所述第一介电层，并且所述焊盘部分突出到所述第一介电层上，其中，所述第一导电焊盘与所述焊盘部分接触，以及其中，所述焊盘部分的侧壁与所述第一导电焊盘的侧壁对准。10.根据权利要求1所述的半导体封装，还包括：在所述第一半导体芯片和所述第二半导体芯片之间的底部填充层，其中，所述底部填充层与所述第一导电焊盘的侧壁、所述第二导电凸块的侧壁以及所述第一内部连接构件的侧壁同时接触。11.根据权利要求10所述的半导体封装，其中，所述第一半导体芯片还包括：在所述第一底表面上的多条第一布线；覆盖所述第一布线的第一层间介电层；覆盖所述第一顶表面的第一钝化层；以及穿透所述第一衬底和所述第一钝化层的第一贯穿通孔，其中，所述第一导电焊盘接触所述第一贯穿通孔，以及其中，所述底部填充层接触所述第一钝化层的顶表面。12.一种半导体封装，包括：顺序堆叠的第一半导体芯片和第二半导体芯片；以及第一内部连接构件，将所述第一半导体芯片连接到所述第二半导体芯片，其中，所述第一半导体芯片包括：第一衬底，具有彼此相对的第一顶表面和第一底表面，以...

【专利技术属性】
技术研发人员：徐善京，李泽勋，赵汊济，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：