电子封装件及其制法制造技术

本发明专利技术涉及一种电子封装件及其制法，包括将第二电子元件及第三电子元件设于作为承载结构的第一电子元件上，因而无需配合现有封装基板的布线尺寸，故该第一电子元件能设计成尺寸较小的系统单芯片，以提高制程良率。以提高制程良率。以提高制程良率。

【技术实现步骤摘要】
电子封装件及其制法


[0001]本专利技术有关一种半导体芯片封装技术，尤指一种能提高良率的电子封装件及其制法。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模组，或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠技术等。
[0003]图1为现有3D芯片堆叠的封装结构1的剖面示意图。如图1所示，该封装结构1包括一硅中介板(Through Silicon interposer，简称TSI)1a，其具有一硅板体10及多个形成于其中的导电硅穿孔(Through-silicon via，简称TSV)101，且该硅板体10的表面上形成有一电性连接该导电硅穿孔101的线路重布结构(Redistribution layer，简称RDL)。具体地，该线路重布结构包含一介电层11及一形成于该介电层11上的线路层12，且该线路层12电性连接该导电硅穿孔101，并形成一绝缘保护层13于该介电层11与该线路层12上，且该绝缘保护层13外露部分该线路层12，以结合多个如焊锡凸块的第一导电元件14。
[0004]此外，可先形成另一绝缘保护层15于该硅板体10上，且该绝缘保护层15外露该些导电硅穿孔101的端面，以结合多个第二导电元件16于该些导电硅穿孔101的端面上，且该第二导电元件16电性连接该导电硅穿孔101，其中，该第二导电元件16含有焊锡材料或铜凸块，且可选择性于该导电硅穿孔101的端面上形成供接置该第二导电元件16的凸块底下金属层(Under Bump Metallurgy，简称UBM)160。
[0005]另外，该封装结构1还包括一封装基板19，供该硅中介板1a经由该些第二导电元件16设于其上，使该封装基板19电性连接该些导电硅穿孔101，且以底胶191包覆该些第二导电元件16。
[0006]另外，该封装结构1还包括多个半导体芯片17，其设于该些第一导电元件14上，使该半导体芯片17电性连接该线路层12，其中，该半导体芯片17以覆晶方式结合该些第一导电元件14，且以底胶171包覆该些第一导电元件14，并形成封装材18于该封装基板19上，以令该封装材18包覆该半导体芯片17与该硅中介板1a。
[0007]于后续应用中，该封装结构1可形成多个焊球192于该封装基板19的下侧，以接置于一如电路板的电子装置(图略)上。
[0008]然而，现今终端产品的电性功能越加发达，故接置于该硅中介板1a上的电子元件(如半导体芯片17)越来越多，使该硅中介板1a的结合面积也会越来越大，因而该导电硅穿孔101的布设数量也会增多，然而，于制程上不易制作大量导电硅穿孔101，造成该封装结构1的良率下降。
[0009]此外，若于该封装基板19上配置半导体元件，如系统单芯片(System on Chip)，以
取代该硅中介板1a，则该半导体元件需配合该封装基板19的布线尺寸而设计成大尺寸的系统单芯片，因而需采用大于一倍的比例光罩(1X reticle)制作，造成晶圆良率(如20～30％)降低，且基于供电稳定需求，于该封装基板19上需配置数量更多的被动元件(如可变电阻)，导致该封装基板19的面积需增大，因而难以符合微小化的需求。
[0010]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题

技术实现思路

[0011]鉴于上述现有技术的种种缺陷，本专利技术提供一种电子封装件，以提高制程良率。
[0012]本专利技术的电子封装件包括：第一电子元件，其具有作用面及设于该作用面上的电极垫；第二电子元件，其设于该第一电子元件的作用面上且具有相对的第一侧与第二侧及多个连通该第一侧与第二侧的导电穿孔，以令该第二电子元件以其第一侧接合该作用面，并使该多个导电穿孔电性连接该电极垫；以及第三电子元件，其设于该第一电子元件的作用面上且电性连接该电极垫。
[0013]本专利技术还提供一种电子封装件的制法，包括：提供一第一电子元件，其具有作用面及设于该作用面上的电极垫；设置第二电子元件于该第一电子元件的作用面上，其中，该第二电子元件具有相对的第一侧与第二侧及多个连通该第一侧与第二侧的导电穿孔，以令该第二电子元件以其第一侧接合该作用面，并使该多个导电穿孔电性连接该电极垫；以及设置第三电子元件于该第一电子元件的作用面上，且令该第三电子元件电性连接该电极垫。
[0014]前述的电子封装件及其制法中，该第一电子元件经由导电体接合该第二电子元件与第三电子元件。
[0015]前述的电子封装件及其制法中，该第一电子元件的作用面上配置多个相互堆叠的该第三电子元件。
[0016]前述的电子封装件及其制法中，该第三电子元件的内部形成有多个导电穿孔。
[0017]前述的电子封装件及其制法中，该第一电子元件为主动元件。
[0018]前述的电子封装件及其制法中，该第二电子元件及/或第三电子元件为被动元件。
[0019]前述的电子封装件及其制法中，还包括形成线路结构于该第二电子元件的第二侧上。例如，该线路结构还形成于该第三电子元件上。进一步，还包括形成导电元件于该线路结构上。
[0020]前述的电子封装件及其制法中，还包括形成封装层于该作用面上以包覆该第二电子元件与第三电子元件。
[0021]由上可知，本专利技术的电子封装件及其制法中，主要经由将该第一电子元件作为承载结构，其上配置细线路及细间距的半导体材的被动元件(如第二电子元件或第三电子元件)，因而无需配合现有封装基板的布线尺寸，故该第一电子元件能设计成尺寸较小的系统单芯片，以提高制程良率。
[0022]此外，经由该第一电子元件的导电体的设计，以于接合该些半导体材的被动元件后，不仅可提高供电稳定性，且能提供高功率(high power)，甚至于大电流(high current)下，能产生较佳的铜迁移(Cu migration)。
[0023]另外，于该第一电子元件21上可依需求配置所需的被动元件，使该导电穿孔的布设数量可依需求设计，且单一被动元件的导电穿孔的数量可大幅减少，以易于制程上制作
该导电穿孔，故有利于提高该电子封装件的良率。
[0024]另外，将该第一电子元件作为承载结构，以于其上堆叠所需的半导体材的被动元件，因而无需使用现有封装基板，故相比于现有技术，本专利技术的电子封装件2有利于微小化及薄化的设计需求。
附图说明
[0025]图1为现有封装结构的剖视示意图。
[0026]图2A至图2D本专利技术的电子封装件的制法的第一实施例的剖面示意图。
[0027]图3A至图3D本专利技术的电子封装件的制法的第二实施例的剖面示意图。
[0028]附图标记说明
[0029本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，其特征在于，包括：第一电子元件，其具有作用面及设于该作用面上的电极垫；第二电子元件，其设于该第一电子元件的作用面上且具有相对的第一侧与第二侧及多个连通该第一侧与第二侧的导电穿孔，以令该第二电子元件以其第一侧接合该作用面，并使该多个导电穿孔电性连接该电极垫；以及第三电子元件，其设于该第一电子元件的作用面上且电性连接该电极垫。2.如权利要求1所述的电子封装件，其特征在于，该第一电子元件经由导电体接合该第二电子元件与第三电子元件。3.如权利要求1所述的电子封装件，其特征在于，该第一电子元件的作用面上配置多个相互堆叠的该第三电子元件。4.如权利要求1所述的电子封装件，其特征在于，该第三电子元件的内部形成有多个导电穿孔。5.如权利要求1所述的电子封装件，其特征在于，该第一电子元件为主动元件。6.如权利要求1所述的电子封装件，其特征在于，该第二电子元件及/或第三电子元件为被动元件。7.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该第二电子元件的第二侧上的线路结构。8.如权利要求7所述的电子封装件，其特征在于，该线路结构还形成于该第三电子元件上。9.如权利要求7或8所述的电子封装件，其特征在于，该电子封装件还包括形成于该线路结构上的导电元件。10.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该作用面上以包覆该第二电子元件与第三电子元件的封装层。11.一种电子封装件的制法，其特征在于，包括：提供一第一电子元件，其具...

【专利技术属性】
技术研发人员：张正楷，林长甫，江东昇，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：