高级微电子接插组件及其制造方法技术

一种高级组合式插塞接插件，其包括设置于接插件外壳后部中的衬底，该衬底适于容置一个或多个电子组件，例如扼流线圈、变压器或其他信号调节元件或磁性元件。在一实施例中，上述的接插件组件包括一具有设置在上述接插件外壳后部中的衬底的单个端口对。在另一实施例中，该组件包括一多端口“行和列”底外壳，具有安置在该外壳后部中的多个衬底（每个经由一个端口），每个衬底具有信号调节电子元件，在从接插件组件退出之前调节从相应的组合式插塞接收输入信号。在另一实施例中，上述的接插件组件包括一指示器组件，具有数个光传输管道，该组件大部分设置在上述插头外部的干扰屏蔽外部并可以移除。还公开了一种制造前述实施例的方法。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及一种微型的电子元件，且特别是一种改进的制造单个或多个接插件(包括内部电子元件)的设计和方法。
技术介绍
本申请主张2002年9月18日提交的美国专利号10/246,840的优先权，其是2002年3月14日提交的同样标题、美国专利号10/099,645的后续部分，其主张2001年3月16日提交的美国临时专利申请专利号60/276,376、名称为“”的优先权，这里结合它的全部内容作为参考。现有的组合式插塞/接插件技术通常使用单个分散的元件，例如安置于接插件中以提供所需功能的扼流线圈、滤波器、电阻、电容、变压器和发光二极管。上述的分散元件的应用，造成很难在接插件中对排列的规划，特别是当考虑到设备还需要电性能标准时。经常是使用一个或多个微型印刷电路板(PCBs)来排列上述元件并提供元件之间的电连接。这种PCBs消耗了接插件中相当大的空间，因而必须以有效的方式安置在接插件外壳中，该方式不损害电性能并且有助于将接插件的制造成本降低到最小。这一点对于单个和多组接插件配置是的确存在的。Scheer(以下称为“Scheer”)的标题为“屏蔽的接插件”的美国专利号5,759,067本文档来自技高网...

【技术保护点】
一种接插组件，其特征在于其包括：　　　　一接插件外壳，包括一接插件，该接插件包括：　　　　一凹部，适于至少容置组合插塞的一部分，上述的组合插塞具有数个安置于其上的端子；　　　　至少一个衬底，具有至少一个与其相关联的导电通路；　　　　一腔部，适于放入至少上述的至少一个衬底的一部分。　　　　数个至少部分设置在上述凹部中的第一导体，配置上述的第一导体，当上述的组合插塞放入上述的凹部中时，形成与上述各端子电接触，并在上述的第一导体和上述的至少一个衬底之间形成一条电通路；　　　　数个第二导体，至少一个该些数个第二导体与上述的至少一个衬底的至少一个导电通路通电；以及　　　　一光管组件，具有数个光管，适于将...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：奥雷利奥J古铁雷斯，罗素L马查多，达拉斯A迪恩，
申请(专利权)人：普尔斯工程公司，
类型：发明
国别省市：US[美国]