制作微型连接器的方法技术

本发明专利技术公开了一种制作微型连接器的方法。提供晶片，在其第一表面形成一介电层。将介电层固定于承载晶片，并进行薄化工艺。将其第二表面固定于承载晶片，并在介电层上形成导线图案。在介电层与导线图案上形成绝缘层，去除部分绝缘层暴露出导线图案，并去除部分介电层与晶片，使晶片分割为多个微型连接器。所述方法有效避免晶片薄化所造成的污染问题。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种预先将晶片薄化至预定厚度后，再制作导线图案的方法，故可有效避免晶片薄化所造成的污染问题。
技术介绍
就目前电子产品的发展趋势而言，电子产品的多功能化与微型化已成为主要的方向，且其多功能的表现往往需要结合多个芯片的运作方可达成，然而各芯片之间的连接若透过印刷电路板的电路配局加以达成，势必造成电子产品的体积的增加，因此目前的封装方式均朝向系统封装(system in package，SIP)的方向进行。系统封装主要的概念利用连接器为媒介，将多个欲整合应用并互相连接的芯片装设于其上，并将上述芯片与连接器一并封装成系统封装结构，而各芯片之间则利用连接器内部所设置的导线图案加以电连接。由于连接器的尺寸会影响系统封装结构的体积，因此现有制作连接器的方法在制作出连接器内部的导线图案后，会对连接器进行研磨工艺以降低连接器的厚度，进而缩减系统封装结构的体积。然而，此作法会增加导线图案受污染的机率，而降低工艺成品率。
技术实现思路
本专利技术的目的之一在于提供一种制作高密度微型连接器的方法，以缩减系统封装结构的体积。为达上述目的，本专利技术提供一种。根据本专利技术的方法，首先提供晶片，该晶片包括第一表面与第二表面。接着在该晶片的该第一表面上形成介电层，并利用第一黏着层接合该介电层与承载晶片。随后进行薄化工艺，由该晶片的该第二表面薄化该晶片，再移除该第一黏着层，并将利用第二黏着层接合该晶片的该第二表面与该承载晶片。接着在该介电层上形成导线图案，并在该介电层与该导线图案上形成绝缘层。然后在该绝缘层上形成屏蔽图案，该屏蔽图案包括对应于该导线图案的多个第一开口，以及定义出切割道图案的多个第二开口。随后去除所述第一开口暴露出的该绝缘层，以暴露出该导线图案，并去除该第二开口所暴露出的该绝缘层、该介电层与该晶片，使该晶片分割为多个微型连接器。最后再移除该屏蔽图案，以及该第二黏着层。为了进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本专利技术加以限制。附图说明图1至图16为本专利技术一优选实施例示意图。简单符号说明10 晶片 12 第一表面14 第二表面 16 介电层18 第一黏着层20 承载晶片22 第二黏着层24 导电层26 屏蔽图案 28 导线图案30 绝缘层32 屏蔽图案34 第一开口 36 第二开口38 微型连接器具体实施方式请参考图1至图16。图1至图16为本专利技术一优选实施例示意图。如图1所示，首先提供晶片10，例如硅晶片，且晶片10包括第一表面12与第二表面14。如图2所示，在晶片10的第一表面12上形成介电层16。在本实施例中，介电层16为热氧化方式形成的氧化层，其作用在提供绝缘效果，以避免漏电流问题，然介电层16的形成方式与材料并不限，例如可为沉积氧化层或由其它绝缘材料所构成。如图3所示，对晶片10的第二表面16进行初步(preliminary)薄化工艺，例如利用粗磨(grinding)方式在不造成晶片10损坏的前提下，将晶片10的厚度迅速缩减至适当厚度。如图4所示，接着利用第一黏着层18接合介电层16与承载晶片20，使晶片10固定于承载晶片20上。在本实施例中，承载晶片20可为硅晶片、玻璃晶片、石英晶片或塑料晶片。第一黏着层18选用热释放胶带或紫外线胶带，其优点在于热释放胶带或紫外线胶带可在后续工艺中轻易利用加热或照射紫外线的方式被去除，但第一黏着层18并不限于使用上述材料，而亦可为如光致抗蚀剂、腊或聚酰亚胺(polyimide)等材料。如图5所示，接着进行薄化工艺，由晶片10的第二表面14全面性地薄化晶片10。薄化工艺可视晶片10的最终厚度需求、表面特性需求与应力考虑等而采用不同的方法进行。举例来说，可利用等离子体蚀刻工艺全面性地薄化晶片10，由此降低先前由于粗磨工艺所产生的应力，或利用化学蚀刻工艺蚀使晶片10的第二表面14满足对于表面粗糙度的需求，亦或是利用研磨抛光(polish)工艺使晶片10的第二表面14具有所需的表面光滑度。当然，薄化工艺并不限定单独使用上述任一方式，而可视实际状况进行上述工艺的组合，或是使用其它薄化技术，例如化学机械抛光(CMP)工艺。如图6所示，在薄化工艺结束后，晶片10的厚度与表面特性可符合连接器的规格要求。如图7所示，接着移除第一黏着层18，并利用第二黏着层22接合晶片10的第二表面14与承载晶片20。同样地，第二黏着层22可选用热释放胶带、紫外线胶带、光致抗蚀剂、腊或聚酰亚胺等材料。如图8所示，接着在介电层上形成导电层24，再在导电层24上形成屏蔽图案26。导电层24可为任何电性优良的材料，例如铝、金或银等，并利用电镀或沉积等方式加以形成，而屏蔽图案26则可为光致抗蚀剂图案。如图9所示，接着利用屏蔽图案26作为蚀刻掩模，蚀刻导电层24以形成导线图案28，作为连接器内部的连接线路与连接垫之用。如图10所示，去除屏蔽图案26，并接着在介电层16与导线图案28上形成绝缘层30。绝缘层30的材料可为氧化硅、氮化硅、氮氧化硅、苯环丁烯(Benzocyclobutene，BCB)或聚酰亚胺等，并依据材料不同而利用沉积或涂布等方式加以形成。如图11所示，在绝缘层30上形成屏蔽图案32，例如光致抗蚀剂图案。屏蔽图案32包括对应于导线图案28的多个第一开口34，以及定义出切割道图案的多个第二开口36。如图12所示，蚀刻第一开口34暴露出的绝缘层30，以暴露出导线图案28，并一并蚀刻第二开口36暴露出的绝缘层30与介电层16。随后如图13所示，经由第二开口36利用深蚀刻技术直接蚀穿晶片10，此时晶片10已被分割为多个微型连接器38，但仍通过第二黏着层22固定于承载晶片20上。如图14所示，自绝缘层30的表面移除屏蔽图案32。如图15所示，自晶片10的第一表面12移除第二黏着层22。如图16所示，即制作出本专利技术的微型连接器38。综上所述，本专利技术利用热释放胶带或紫外线胶带作为黏着层的作法可有效避免制作完成的导线图案于后续工艺中受损，同时其易移除的特性亦可有效避免晶片于薄化后受损。此外，本专利技术先利用初步薄化工艺将晶片的厚度迅速缩减，并通过薄化工艺进一步缩减至最终厚度，同时使晶片的表面具有所欲的表面特性，再在晶片上制作出提供芯片间相互沟通的导线图案，因此可避免薄化晶片时可能产生的污染问题。再者，薄化工艺亦可消除初步薄化工艺中所产生应力，进而避免晶片产生翘曲等问题。另外，在暴露导线图案的过程中，可利用深蚀刻技术一并进行切割工艺，不仅可节省切割时间，亦可降低切割道的面积而提高装设于晶片上的芯片的密度。以上所述仅为本专利技术的优选实施例，凡依本专利技术权利要求所做的等同变化与修饰，皆应属本专利技术的涵盖范围。权利要求1.一种，包括提供晶片，所述晶片包括第一表面与一第二表面；在所述晶片的所述第一表面上形成介电层；利用第一黏着层接合所述介电层与承载晶片；进行薄化工艺，由所述晶片的所述第二表面薄化所述晶片；移除所述第一黏着层，并将利用第二黏着层接合所述晶片的所述第二表面与所述承载晶片；在所述介电层上形成导线图案；在所述介电层与所述导线图案上形成绝缘层；在所述绝缘层上形成屏蔽图案，所述屏蔽图案包括对应于所述导本文档来自技高网...

【技术保护点】
一种制作微型连接器的方法，包括：提供晶片，所述晶片包括第一表面与一第二表面；在所述晶片的所述第一表面上形成介电层；利用第一黏着层接合所述介电层与承载晶片；进行薄化工艺，由所述晶片的所述第二表面薄化所述晶片；　 　移除所述第一黏着层，并将利用第二黏着层接合所述晶片的所述第二表面与所述承载晶片；在所述介电层上形成导线图案；在所述介电层与所述导线图案上形成绝缘层；在所述绝缘层上形成屏蔽图案，所述屏蔽图案包括对应于所述导线图案 的多个第一开口，以及定义出切割道图案的多个第二开口；去除所述第一开口暴露出的所述绝缘层，以暴露出所述导线图案，并去除所述第二开口所暴露出的所述绝缘层、所述介电层与所述晶片，使所述晶片分割为多个微型连接器；移除所述屏蔽图案；以 及移除所述第二黏着层。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱铭彦，
申请(专利权)人：探微科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]