一种设置在电子装置表面的电路连接结构制造方法及图纸

本发明专利技术提供一种设置在电子装置表面的电路连接结构，该电路连接结构包括至少一个第一导体、至少一个第二导体以及连接这些第一、第二导体的导电材料。如此，可在不改变工艺、且不需要打入焊线的情况下，将电子装置表面的导体进行连接，而可避免芯片因焊线打入而被破坏的问题发生，并达到适当配置电源分布的功效。

【技术实现步骤摘要】

本专利技术涉及一种电路连接结构，特别是涉及一种设置在电子装置表面的电路连接结构。
技术介绍
图1A是表示一般集成电路芯片(integrated circuit die)10的侧视图。该集成电路芯片10包含一绝缘层PAS(passivation)、多个金属线(metal)层M1-M6、以及一芯片核心电路(core circuit)。该绝缘层PAS是覆盖在金属线层M1之上，用以隔绝金属线层M1-M6与外部线路的传导。每一金属线层M1-M6包含多条金属线，以本图为例，每一金属线层包含六条金属线。而设计者可依据线路设计需求来将任一金属线层M1-M6的任一金属线彼此相互连接，或将任一金属线层M1-M6的任一金属线连接至芯片核心电路Core，藉以进行信号的传递。当然，金属线层的数目也不限定为六层，其层数是依据芯片10的电路设计需求而定。图1B是表示由图1A的BB’线段方向观察金属线层M1-M6的示意图。由该图可知BB’线段方向上的金属线层M1-M6形成一网状(mesh)结构。而图1C是表示由图1A的AA’线段方向观察绝缘层PAS的示意图。一般在集成电路芯片10制作完成后，将该芯片10与其它的电子组件共同组装在一个连结结构中来成为电子产品，以达到一特定功能的所有工艺一般称为电子构装。且在电子构装技术中，电源分布(Power Distribution)是设计集成电路芯片10常须考虑到的要点。如图1D所示，一般在进行芯片10的电源分布设计时，为了将外部电路的电源适当引入集成电路芯片10，设计者会在绝缘层PAS的表面设置多个输入输出焊垫(input and output pad)11以作为传输电源或信号之用。须注意，为了清楚说明输入输出焊垫11的结构，因此在该图中是以放大的方式绘示出芯片10部分的输入输出焊垫11a-11d。而每一输入输出焊垫11a-11d均包含打线焊垫(bond pad)111与输入输出焊垫电路(IO pad circuit)112。其中，这些打线焊垫111电性连接输入输出焊垫电路112。打线焊垫111是作为与外部电路连接的接点。输入输出焊垫电路112为接口电路，且输入输出焊垫电路112是作为芯片核心电路Core与打线焊垫111连接的外部电路进行通讯的接口。当然，该输入输出焊垫电路112可直接与芯片核心电路Core中的内部电路连接，或利用上述任一金属线来与芯片核心电路Core的内部电路连接。因此，每一输入输出焊垫11a-11d均可作为芯片核心电路Core与外部电路连接的桥梁。图2是表示原缩放比例的集成电路芯片10及其绝缘层PAS表面的焊垫配置的示意图。该芯片10的绝缘层PAS表面设有多个图1D表示的输入输出焊垫11及多个内部焊垫13。其中，内部焊垫13是依据设计来与芯片核心电路Core中的内部电路连接，或利用上述任一金属线来与芯片核心电路Core的内部电路连接。该绝缘层PAS表面的焊垫配置方式为一种多重中心焊垫的配置(Multi-Concentric Pad，MCP)，且是将每一输入输出焊垫11依序排成一线的设置(in-line pad set)方式。当然，绝缘层PAS表面的焊垫配置的方式有很多种，图2中的方式仅为示例。一般在进行集成电路芯片10的电源分布设计时，是利用将焊线12(bond wire)打入打线焊垫111的方式，藉以将基板BO上的外部电源VDD或VSS提供至输入输出焊垫11。之后，再将焊线12同时打入内部焊垫13与另一输入输出焊垫11’的打线焊垫111’。其中，该打线焊垫111与打线焊垫111’相连接。由于内部焊垫13是设置于较靠近芯片10中心点的位置，因此可通过焊线12将外部电源传送至较靠近芯片10的中心。藉此，可以降低外部电源传送至芯片10的电压降(IR drop)，而达到将电源平均分布的功效。但是，在将焊线12打入内部焊垫13的过程中，时常会因为打线的力量过大而使内部焊垫13下方的电路被破坏，造成整个芯片10无法正常运作、发生无法弥补的结果。因此，此种利用焊线12来进行连接而改变电源分布的方式，实有需要改善之处。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种电路连接结构，利用该连接结构来取代焊线打入内部焊垫的连接方式，在不破坏芯片结构的前提下提供良好的电源分布配置效果。本专利技术提供了一种设置在电子装置表面的电路连接结构，包括至少一个第一导体、至少一个第二导体以及导电材料。该第一导体是与电子装置的内部电路连接，且第一导体设置在电子装置表面的第一位置。而第一位置与该表面的中心点在第一方向上具有第一距离。第二导体也与电子装置的内部电路连接，且第二导体是设置在电子装置表面的第二位置。而第二位置与该表面的中心点在第二方向上具有第二距离，且该第二距离大于或等于第一距离。导电材料连接第一导体与第二导体。藉此，可形成本专利技术的电路连接结构。本专利技术的电路连接结构是利用原有工艺中的上焊料工艺或上锡膏工艺来将导电材料覆盖至第一、第二导体上，而达到连接两个导体的功效。如此，可在不改变工艺、且不需要打入焊线的情况下，将电子装置表面的导体进行连接，而可避免芯片因焊线打入而被破坏的问题发生、并达到适当配置电源分布的功效。附图说明图1A表示一种集成电路芯片的侧视图。图1B表示由图1A中BB’线段方向观察金属线层的示意图。图1C表示由图1A中AA’线段方向观察绝缘层的示意图。图1D表示集成电路芯片的绝缘层表面输入输出焊垫的放大图。图2表示原缩放比例的集成电路芯片及其绝缘层PAS表面的焊垫配置的示意图。图3A-3D是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的一实施例的示意图。图4A-4C是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的另一实施例的示意图。图5A、5B是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的另一实施例的示意图。图6A、6B是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的另一实施例的示意图。图7是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的另一实施例的示意图。图8是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的另一实施例的示意图。图9是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的另一实施例的示意图。图10是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本专利技术电路连接结构的另一实施例的示意图。图11是表示本专利技术电路连接结构的另一实施例的示意图。图12A表示本专利技术的另一种集成电路芯片的侧视图。图12B表示本专利技术的另一种集成电路芯片的侧视图。图12C表示本专利技术的另一种集成电路芯片的侧视图。附图组件表示符号的简单说明 30 芯片11 输入输出焊垫13、13’ 内部焊垫VDD、VSS 电源BO 基板PAS 绝缘层M 导电材料CS 电路连接结构具体实施方式以下参考附图，详细说明本专利技术设置在集成电路芯片表面的电路连接结构。须注意，在下列实施例中，本专利技术的电路连接结构是应用于集成电路芯片中；而在另一实施例中，该电路连接结构也可设置于各种电子装置中，例如印刷电路板(Printed Circuit Board，PCB)。图3A本文档来自技高网...

【技术保护点】
一种设置在电子装置表面的电路连接结构，其特征在于，包括：至少一个第一导体，与所述电子装置的内部电路连接，且所述第一导体设置在该电子装置表面的第一位置，该第一位置与该表面的中心点在第一方向上具有第一距离；至少一个第二导体，与所 述电子装置的内部电路连接，且该第二导体设置在该电子装置表面的第二位置，该第二位置与该表面的中心点在第二方向上具有第二距离，且该第二距离大于或等于所述第一距离；以及导电材料，用以连接所述第一导体与所述第二导体。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵梓翔，吴忠儒，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]