发光二极管芯片封装结构及其制作方法技术

本发明专利技术公开了一种发光二极管芯片封装结构及其制作方法。本发明专利技术的发光二极管芯片封装结构使用半导体基板作为封装基板，因此可增加散热性，且本发明专利技术的发光二极管芯片封装结构利用平坦结构使发光二极管芯片与封装基板具有约略平整表面，因此可设置平面状的图案化导线层以实现发光二极管芯片间的串／并联。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种利用半导体基板作为封装基板(package substrate)并易于实现多个发光二极 管的串/并联连接的发光二极管芯片封装结构，以及晶片级发光二极管芯片的 封装方法。
技术介绍
已知表面粘着型发光二4及管(SMD LED)的封装主要有两种方式其中一 种方式为使用金属材料的导线架(leadframe)作为封装基板，并将发光二极管 芯片固定于导线架上；另一种方式则使用印刷电路板(printed circuit board, PCB)作为封装基板，并将发光二极管芯片固晶于印刷电路板上。图1绘示了已知使用导线架作为封装基板的发光二极管芯片封装结构。 如图1所示，已知发光二极管芯片封装结构1包括利用射出成型制作出的基 座(base)2，并将导线架3固定于基座2上而形成封装基板4。发光二极管芯 片5则固晶于导线架3上，并利用封装胶材6封合于封装基板4上，其中发 光二极管芯片5的电极直接与位于封装基板4一侧的导线架3电性连接，而 另 一电极则以引线方式(wire bonding)透过焊线7电性连接至封装基板4另一 侧的导线架3。图2绘示了另一种已知使用印刷电路板作为封装基板的发光二极管芯片 封装结构。如图2所示，已知发光二极管芯片封装结构IO使用由塑胶材料 构成的印刷电路板11作为基座，且印刷电路板11上并布设有由铜箔形成的 导线12。发光二极管芯片13固晶于印刷电路板11上，并利用封装胶材14 加以封合，其中发光二极管芯片13的电极直接与位于印刷电路板11 一侧的 导线12电性电接，而另一电极则以引线方式透过焊线15电性连接至位于印 刷电路板11另一侧的导线12。然而上述两种已知发光二极管芯片封装结构均具有以下有待克服的缺 点。第一、已知发光二极管芯片封装结构的散热性不佳。不论是导线架型或是印刷电路板型的发光二极管芯片封装结构，其封装基板与封装胶材均为塑 胶或树脂等导热性不佳的材料，而发光二极管芯片于发光时会不断产生热 能，因此在无法快速有效散热的状况下，累积的热将使得发光二极管芯片的 温度升高而影响发光二极管芯片的发光效率与使用寿命。另外，已知发光二 极管芯片封装结构是利用引线方式形成的焊线将发光二极管芯片的电性作 对外连接，而由于焊线本身必须具有一定弧度而高于发光二才及管芯片，因此 会造成后续光学透镜的制作不易。
技术实现思路
本专利技术的目的之一在于提供一种发光二极管芯片封装结构及其制作方 法，以提升散热性及串/并联电性连接的便利性。为达上述目的，本专利技术提供一种制作发光二极管芯片封装结构的方法，其包含有提供封装基板，并于该封装基板的上表面形成多个凹陷的固晶区；于该封装基板的该上表面形成下图案化导线层，其中该下图案化导线层 包含多个第 一下图案化导线层与多个第二下图案化导线层；提供多个发光二极管芯片，各该发光二极管芯片包含发光层、第一导电 型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层 设于该发光层的上表面；将各该发光二极管芯片分别固晶于各该固晶区内，并使各该发光二极管 芯片的该第一导电型式掺杂半导体层分别与该下图案化导线层的各该第一 下图案化导线层电性连接；于该封装基板、该下图案化导线层与这些发光二极管芯片上形成平坦结 构，并于该平坦结构中形成多个接触洞，其中这些接触洞曝露出各该发光二 极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的各 该第二下图案化导线层；以及于该平坦结构上形成上图案化导线层，并将该上图案化导线层填入这些 接触洞，由此使该下图案化导线层的各该第二下图案化导线层通过该上图案 化导线层与各该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。 为达上述目的，本专利技术另提供一种发光二极管芯片封装结构，其包含有 封装基板，该封装基板的上表面包含至少一凹陷的固晶区；下图案化导线层，设置于该封装基板的该上表面，其中该下图案化导线层包含至少一第一下图案化导线层与至少一第二下图案化导线层；至少一发光二极管芯片，设置于该固晶区内，其中该发光二极管芯片包 含发光层、第一导电型式掺杂半导体层:&于该发光层的下表面，以及第二导 电型式掺杂半导体层设于该发光层的上表面，且该第一导电型式掺杂半导体 层与该下图案化导线层的该第 一 下图案化导线层电性连接；平坦结构，设置于该封装基板、该下图案化导线层与这些发光二极管芯 片上，且该平坦结构包含多个接触洞，其中这些接触洞曝露出该发光二极管 芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的部分该 第二下图案化导线层；以及上图案化导线层，设置于该平坦结构上并填入这些接触洞，由此该下图 案化导线层的该第二下图案化导线层通过该上图案化导线层与该发光二极 管芯片的该第二导电型式掺杂半导体层电性连接。由于本专利技术的发光二极管芯片封装结构使用半导体基^1作为封装基板， 因此可增加散热性，并且本专利技术的发光二极管芯片封装结构设置有平坦结 构，因此可于平坦结构上设置平面状的图案化导线层，以利发光二极管芯片 间的串/并联连接。附图说明图1绘示了已知使用导线架作为封装基板的发光二极管芯片封装结构。 图2绘示了另 一种已知使用印刷电路板作为封装基板的发光二极管芯片 封装结构。图3a-3b、 4a-4c、 5a-5b、 6a 6b、 7a-7b、 8a 8b、 9a-9b、 10a~ 10b、 lla~ lib以及12a~ 12b为本专利技术制作发光二极管芯片封装结构的方法 优选实施例的示意图。图13a~ 13b为本专利技术以串联方式连接多个发光二极管芯片的示意图。图14a-14b与图15a~ 15b为本专利技术以并联方式连接多个发光二极管芯 片的示意图。附图标记i兌明1:发光二极管芯片封装结构 2:基座3:导线架 4:封装基板5:发光二极管芯片6:封装胶材7:焊线10发光二极管芯片封装结构11印刷电路板12导线13发光二极管芯片14封装胶材15焊线30封装基板32固晶区34上贯穿孔36下贯穿孔38下图案化导线层38a:第一下图案化导线层38b:第二下图案化导线层39元件基板40发光二极管芯片42发光层44第一导电型式掺杂半导体层46第二导电型式掺杂半导体层48连接垫50平坦结构52接触洞52a:接触洞52b: 4妻触洞54上图案化导线层54a:网状电^ L图案56荧光图案58封闭环型图案60背面图案化导线层60a:第一背面图案化导线层60b:第二背面图案化导线层62胶体具体实施例方式为使本领域一般技术人员能更进一步了解本专利技术，下文特列举本专利技术的 多个优选实施例，并配合所附图，详细说明本专利技术的构成内容及所欲达成的功效。请参考图3a-3b、 4a 4c、 5a 5b、 6a-6b、 7a-7b、 8a-8b、 9a-9b、 10a 10b、 lla~ lib以及12a~ 12b。图3a至图12b为本专利技术制作发光二极 管芯片封装结构的方法优选实施例的示意图，其中图3a至图12a为俯视图 或仰视图，图3b至图12b与图4c为剖面示意图。如图3a与图3b所示，首 先提供封装基板30，其中封装基板30定义有多个单元(unit)U。在本实施中， 封装基板30的厚度为约500微米，但不以此为限；封装基板30可为半导体 基板，例如硅基板、砷本文档来自技高网...

【技术保护点】
一种制作发光二极管芯片封装结构的方法，其包含有：　　提供封装基板，并于该封装基板的上表面形成多个凹陷的固晶区；　　于该封装基板的该上表面形成下图案化导线层，其中该下图案化导线层包含多个第一下图案化导线层与多个第二下图案化导线层；　　提供多个发光二极管芯片，各该发光二极管芯片包含发光层、第一导电型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层设于该发光层的上表面；　　将各该发光二极管芯片分别固晶于各该固晶区内，并使各该发光二极管芯片的该第一导电型式掺杂半导体层分别与该下图案化导线层的各该第一下图案化导线层电性连接；　　于该封装基板、该下图案化导线层与所述发光二极管芯片上形成平坦结构，并于该平坦结构中形成多个接触洞，其中所述接触洞曝露出各该发光二极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的各该第二下图案化导线层；以及　　于该平坦结构上形成上图案化导线层，并将该上图案化导线层填入所述接触洞，由此使该下图案化导线层的各该第二下图案化导线层通过该上图案化导线层与各该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。

【技术特征摘要】
1.一种制作发光二极管芯片封装结构的方法，其包含有提供封装基板，并于该封装基板的上表面形成多个凹陷的固晶区；于该封装基板的该上表面形成下图案化导线层，其中该下图案化导线层包含多个第一下图案化导线层与多个第二下图案化导线层；提供多个发光二极管芯片，各该发光二极管芯片包含发光层、第一导电型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层设于该发光层的上表面；将各该发光二极管芯片分别固晶于各该固晶区内，并使各该发光二极管芯片的该第一导电型式掺杂半导体层分别与该下图案化导线层的各该第一下图案化导线层电性连接；于该封装基板、该下图案化导线层与所述发光二极管芯片上形成平坦结构，并于该平坦结构中形成多个接触洞，其中所述接触洞曝露出各该发光二极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的各该第二下图案化导线层；以及于该平坦结构上形成上图案化导线层，并将该上图案化导线层填入所述接触洞，由此使该下图案化导线层的各该第二下图案化导线层通过该上图案化导线层与各该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。2. 如权利要求l所述的方法，其中该封装基板包含半导体基板。3. 如权利要求1所述的方法，另包含有于该封装基板的该上表面形成该 下图案化导线层之前，先于该封装基板中形成多个贯穿孔，并通过所述贯穿 孔将该下图案化导线层的电性连接至该封装基板的下表面。4. 如权利要求3所述的方法，其中于该封装基板中形成所述贯穿孔的步 骤包含于该封装基板的该上表面形成多个上贯穿孔；以及 于该封装基板的该下表面形成多个下贯穿孔，其中所述上贯穿孔与所述 下贯穿孔互相对应形成所述贯穿孔。5. 如权利要求4所述的方法，其中通过所述贯穿孔将该下图案化导线层 的电性连接至该封装基板的该下表面的步骤包含于该封装基板的该下表面形成背面图案化导线层，并使该背面图案化导线层填入所述下贯穿孔；以及将该下图案化导线层填入所述上贯穿孔，并与该背面图案化导线层电性 连接。6. 如权利要求4所述的方法，其中所述上贯穿孔是利用各向异性湿式蚀 刻工艺形成。7. 如权利要求4所述的方法，其中所述固晶区与所述上贯穿孔是利用相 同的该各向异性湿式蚀刻工艺形成。8. 如权利要求4所述的方法，其中所述下贯穿孔是利用各向异性湿式蚀 刻工艺形成。9. 如权利要求1所述的方法，其中该固晶区的深度与该发光二极管芯片 的厚度约略相等。10. 如权利要求l所述的方法，其中该平坦结构包含感光性材料层。11. 如权利要求1所述的方法，其中该上图案化导线层包含多个网状电 极图案分别对应各该固晶区。12. 如权利要求l所述的方法，其中形成该上图案化导线层的步骤另包 含利用该上图案化导线层将固晶区的该发光二极管芯片的该第二导电型式 掺杂半导体层电性连接至另 一 固晶区的该第 一下图案化导线层，由此使该两 发光二极管芯片以串联方式电性连接。13. 如权利要求l所述的方法，其中形成该上图案化导线层的步骤另包 含利...

【专利技术属性】
技术研发人员：林弘毅，黄冠瑞，孔妍庭，田淑芬，
申请(专利权)人：探微科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]