表面贴装器件封装结构及其上板焊接方法技术

本发明专利技术提供了一种表面贴装器件封装结构及其上板焊接方法，其中，封装结构包括引线支架，所述引线支架包括至少两个引脚，相邻引脚间的间隙距离与引脚厚度的比值大于2：1。上板焊接方法包括采用上述表面贴装器件封装结构，在PCB板上，将表面贴装器件封装结构的相邻上板接点根据其相邻引脚的间隙距离对应设置；将表面贴装器件封装结构的引脚与PCB板上对应上板接点对齐贴片，采用波峰焊方式对上板接点与引脚进行焊接。通过限定相邻引脚间的间隙距离与引脚厚度的比值，在保证不出现连锡情况，使得表面贴装器件封装结构类产品可以使用锡条消耗更低的波峰焊方式进行上板焊接，可以有效保障焊接的良品率，从而降低成本，利于产品推广。广。广。

【技术实现步骤摘要】
表面贴装器件封装结构及其上板焊接方法


[0001]本专利技术涉及表面贴装半导体器件的封装及上板焊接
，特别涉及一种表面贴装器件封装结构及其上板焊接方法。

技术介绍

[0002]对于封装好的半导体器件的PCB组装阶段，两种常见的焊接方式就是回流焊和波峰焊。相对于回流焊上板，波峰焊上板使用锡条更低，且波峰焊不必像回流焊一样订制印刷模板及回流焊模板，投入成本较低，利于产品推广。
[0003]但波峰焊一般多适用于插件产品，而表面贴装产品基本是使用回流焊上板，原因在于表面贴装产品采用波峰焊上板容易出现连锡情况，导致产品不合格；如图1所示为TO252器件产品，该产品为表面贴装产品，使用波峰焊上板会在画圈处(管脚间)易出现连锡。

技术实现思路

[0004]为了解决上述技术问题，本专利技术提供了一种表面贴装器件封装结构，包括引线支架，所述引线支架包括至少两个引脚，相邻引脚间的间隙距离与引脚厚度的比值大于2：1。
[0005]可选的，所述引线支架包括基岛，所述基岛通过打凹成型，且打凹角度不超过60
°
；所述基岛包含散热片，所述基岛用于采用装片胶贴装内核芯片，封装后所述散热片暴露在封装结构表面。
[0006]可选的，采用装片胶贴装内核芯片时，按设定温度曲线进行烘烤。
[0007]可选的，所述表面贴装器件封装结构的封装采用塑封方式，具体如下：
[0008]在将内核芯片贴装在引线支架的基岛的凹面内侧，将引线支架的凹面外侧放置于下模的凹槽中，且使得散热片背离内核芯片的端面贴合在下模的凹槽框底；
[0009]将上模盖在下模的上端，在上模与下模中间形成封装空间，装空间包裹着基岛以及内核芯片；
[0010]向封装空间内注入被加热形成软胶状的塑封材料，冷却成型后从上模与下模中取出，完成封装。
[0011]可选的，所述引线支架制作完成后，采用拍摄图像以及图像识别技术，结合图像拍摄距离与角度，利用三角函数关系，对相邻引脚间的间隙距离进行计算验证；
[0012]若计算验证间隙距离与引脚厚度的比值不大于2：1，则对引脚边缘进行补充切割以使间隙距离满足要求。
[0013]本专利技术还提供了一种表面贴装器件封装结构的上板焊接方法，包括以下步骤：
[0014]S100采用上述表面贴装器件封装结构，在PCB板上，将表面贴装器件封装结构的相邻上板接点根据其相邻引脚的间隙距离对应设置；
[0015]S200将表面贴装器件封装结构的引脚与PCB板上对应上板接点对齐贴片，采用波峰焊方式对上板接点与引脚进行焊接。
[0016]可选的，在S200步骤中，先将贴片后的PCB板预热至70
‑
85℃，再送入波峰焊料槽进行焊接，焊接时，对波峰焊料槽进行部分遮挡以限制波峰焊的焊接范围，使得波峰焊对PCB板上板接点与表面贴装器件封装结构的引脚区域进行焊接。
[0017]可选的，在S200步骤中，焊接后进行冷却，并以清洗剂进行清洗，所述清洗剂为二乙二醇乙醚、二乙二醇丁醚、二丙二醇甲醚、二丙二醇丁醚、N
‑
甲基
‑2‑
吡咯烷酮、乙醇、脂肪酸甲酯乙氧基化物、阿克苏表面活性剂和水以质量比为2：2：2：2：3：2：1：4混合后的溶液。
[0018]可选的，在S200步骤中，将表面贴装器件封装结构的引脚与PCB板上对应上板接点对齐时，采用机器视觉方式进行定位检视，若检视发现两者未对齐，则进行定位调整。
[0019]可选的，在S200步骤中，采用机器视觉方式进行定位检视时，还根据环境温度和焊接时温度情况，对表面贴装器件封装结构的引脚与PCB板上对应上板接点的定位对齐进行补偿，即就PCB板上的基准点与表面贴装器件封装结构的引脚定位点的距离进行补偿修正。
[0020]本专利技术的表面贴装器件封装结构及其上板焊接方法，通过限定相邻引脚间的间隙距离与引脚厚度的比值大于2：1，可以保证表面贴装器件封装结构在上PCB板时采用波峰焊不出现连锡情况，从而使得表面贴装器件封装结构类产品可以使用锡条消耗更低的波峰焊方式进行上板焊接，从而降低成本，利于产品推广；经大量实验对比验证，以本专利技术确定的比值作为定义参考值，解决了表面贴装器件上板使用波峰焊的连锡问题，可以有效保障焊接的良品率。
[0021]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
[0022]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
附图说明
[0023]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：
[0024]图1为现有技术中TO252表面贴装器件产品使用波峰焊容易产生连锡的位置示意图；
[0025]图2为本专利技术实施例中一种表面贴装器件封装结构平面示意图；
[0026]图3为本专利技术的图2表面贴装器件封装结构实施例的侧视图；
[0027]图4为本专利技术的图2表面贴装器件封装结构实施例采用的引线支架侧视图；
[0028]图5为本专利技术实施例中一种表面贴装器件封装结构的上板焊接方法流程图；
[0029]图6为本专利技术的表面贴装器件封装结构的上板焊接方法实施例中PCB板上的上板接点平面示意图。
具体实施方式
[0030]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0031]如图2和3所示，本专利技术实施例提供了一种表面贴装器件封装结构，包括引线支架1，所述引线支架1包括至少两个引脚11，相邻引脚11间的间隙距离(如图2中所示的尺寸A)
与引脚厚度(如图3中所示的尺寸B)的比值大于2：1。
[0032]上述技术方案的工作原理和有益效果为：本方案通过限定相邻引脚间的间隙距离与引脚厚度的比值大于2：1，可以保证表面贴装器件封装结构在上PCB板时采用波峰焊不出现连锡情况，从而使得表面贴装器件封装结构类产品可以使用锡条消耗更低的波峰焊方式进行上板焊接，从而降低成本，利于产品推广；经大量实验对比验证，以本方案确定的比值作为定义参考值，解决了表面贴装器件上板使用波峰焊的连锡问题，可以有效保障焊接的良品率。
[0033]在一个实施例中，如图3和图4所示，所述引线支架1包括基岛12，所述基岛12通过打凹成型，且打凹角度13不超过60
°
；所述基岛12包含散热片，所述基岛2用于采用装片胶贴装内核芯片，封装后所述散热片暴露在封装结构表面。
[0034]上述技术方案的工作原理和有益效果为：本方案中基岛的引线支架的打凹角度的范围不超过60
°
，实际选择时，可以尽可能选择接近上限值60
°
，可以在45...

【技术保护点】

【技术特征摘要】
1.一种表面贴装器件封装结构，其特征在于，包括引线支架，所述引线支架包括至少两个引脚，相邻引脚间的间隙距离与引脚厚度的比值大于2：1。2.根据权利要求1所述的表面贴装器件封装结构，其特征在于，所述引线支架包括基岛，所述基岛通过打凹成型，且打凹角度不超过60
°
；所述基岛包含散热片，所述基岛用于采用装片胶贴装内核芯片，封装后所述散热片暴露在封装结构表面。3.根据权利要求2所述的表面贴装器件封装结构，其特征在于，采用装片胶贴装内核芯片时，按设定温度曲线进行烘烤。4.根据权利要求1所述的表面贴装器件封装结构，其特征在于，所述表面贴装器件封装结构的封装采用塑封方式，具体如下：在将内核芯片贴装在引线支架的基岛的凹面内侧，将引线支架的凹面外侧放置于下模的凹槽中，且使得散热片背离内核芯片的端面贴合在下模的凹槽框底；将上模盖在下模的上端，在上模与下模中间形成封装空间，装空间包裹着基岛以及内核芯片；向封装空间内注入被加热形成软胶状的塑封材料，冷却成型后从上模与下模中取出，完成封装。5.根据权利要求1所述的表面贴装器件封装结构，其特征在于，所述引线支架制作完成后，采用拍摄图像以及图像识别技术，结合图像拍摄距离与角度，利用三角函数关系，对相邻引脚间的间隙距离进行计算验证；若计算验证间隙距离与引脚厚度的比值不大于2：1，则对引脚边缘进行补充切割以使间隙距离满足要求。6.一种表面贴装器件封装结构的上板焊接方法，其特征在于，包括以下步骤：S100采用权利要求1所述的表面贴装器件封装结构，在PCB板上，将表面贴装器件封装结构的相邻上板接点根据其相邻引...

【专利技术属性】
技术研发人员：张怡，饶锡林，易炳川，黄乙为，赵红，冯建柏，
申请(专利权)人：气派科技股份有限公司，
类型：发明
国别省市：