半导体器件及其制备方法、存储装置制造方法及图纸

本发明专利技术涉及半导体技术领域，提出一种半导体器件及其制备方法、存储装置，所述制备方法包括：提供晶圆，所述晶圆之上形成有半导体结构；在所述半导体结构远离晶圆的一侧形成层叠膜层结构，所述层叠膜层结构中与所述半导体结构距离最远的膜层为第一膜层；减薄第一膜层的厚度，使所述第一膜层在所述晶圆上的正投影位于所述晶圆边缘处的厚度小于第一膜层在晶圆上的正投影位于晶圆中部的厚度；对所述层叠膜层结构进行图案化处理以形成多个通孔，所述通孔连通至所述半导体结构。本发明专利技术的优点在于，避免所述层叠膜层结构在进行图形化处理形成多个通孔过程中产生收缩缺陷，保证器件良率。保证器件良率。保证器件良率。

【技术实现步骤摘要】
半导体器件及其制备方法、存储装置


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及半导体器件的制备方法、包括该半导体器件的存储装置。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
[0003]随着技术的发展和进步，动态随机存取存储器的尺寸呈现小型化趋势，其内部的电容器随着几何尺寸按照摩尔定律不断减小，电容器的深宽比较大，甚至超过了50:1。由于在刻蚀过程中腔体内等离子体不均匀等原因，导致在晶圆的边缘和晶圆中部的刻蚀存在差异，最终导致晶圆边缘处形成的容纳电容结构的通孔出现收缩缺陷；由于晶圆边缘形成的容纳电容结构的通孔出现收缩缺陷，则后续在通孔内形成的电容结构无法与电容接触结构连接，最终导致器件良率降低。
[0004]所述
技术介绍
部分公开的上述信息仅用于加强对本专利技术的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本专利技术的目的在于克服上述现有技术的容易出现收缩缺陷的不足，提供一种不容易出现收缩缺陷的半导体器件及半导体器件的制备方法、包括该半导体器件的存储装置。/>[0006]本专利技术的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本专利技术的实践而习得。
[0007]根据本专利技术的一个方面，提供一种半导体器件的制备方法，包括：
[0008]提供晶圆，所述晶圆之上形成有半导体结构；
[0009]在所述半导体结构的远离所述晶圆的一侧形成层叠膜层结构，所述层叠膜层结构中与所述半导体结构距离最远的膜层为第一膜层；
[0010]减薄所述第一膜层的厚度，使所述第一膜层在所述晶圆上的正投影位于所述晶圆边缘处的厚度小于所述第一膜层在所述晶圆上的正投影位于所述晶圆中部的厚度；
[0011]对所述层叠膜层结构进行图案化处理以形成多个通孔，所述通孔连通至所述半导体结构。
[0012]在本专利技术的一种示例性实施例中，所述减薄所述第一膜层的厚度包括：通过化学机械研磨工艺减薄所述第一膜层的厚度。
[0013]在本专利技术的一种示例性实施例中，通过增大化学机械研磨设备的研磨头边缘处的压力，使所述研磨头边缘处的压力大于所述研磨头中部的压力，从而在减薄所述第一膜层
的厚度后，使所述第一膜层在所述晶圆上的正投影位于所述晶圆边缘处的厚度小于所述第一膜层在所述晶圆上的正投影位于所述晶圆中部的厚度。
[0014]在本专利技术的一种示例性实施例中，所述晶圆边缘处为与所述晶圆的中心点的距离大于等于设定值的部分，所述晶圆中部为与所述晶圆的中心点的距离小于设定值的部分。
[0015]在本专利技术的一种示例性实施例中，所述研磨头边缘处在所述晶圆上的正投影与所述晶圆边缘处重合，所述研磨头中部在所述晶圆上的正投影与所述晶圆中部重合。
[0016]在本专利技术的一种示例性实施例中，减薄所述第一膜层的厚度后，正投影位于所述晶圆边缘处的所述第一膜层的远离所述半导体结构的一面形成环状的圆弧面，且距离所述晶圆中心点越远，所述第一膜层厚度越薄。
[0017]在本专利技术的一种示例性实施例中，在所述半导体结构的远离所述晶圆的一侧形成层叠膜层结构，包括：
[0018]在所述半导体结构的远离所述晶圆的一侧形成第一绝缘层；
[0019]在所述第一绝缘层的远离所述半导体结构的一侧形成第一支撑层；
[0020]在所述第一支撑层的远离所述半导体结构的一侧形成第二绝缘层；
[0021]在所述第二绝缘层的远离所述半导体结构的一侧形成第二支撑层；
[0022]在所述第二支撑层的远离所述半导体结构的一侧形成第三绝缘层；
[0023]在所述第三绝缘层的远离所述半导体结构的一侧形成介电层；
[0024]在所述介电层的远离所述半导体结构的一侧形成第三支撑层；
[0025]所述第三支撑层为所述第一膜层。
[0026]在本专利技术的一种示例性实施例中，对所述层叠膜层结构进行图案化处理以形成多个通孔，包括：
[0027]在所述层叠膜层结构的远离所述半导体结构的一侧形成掩模层；
[0028]在所述掩模层的远离所述半导体结构的一侧形成光刻胶层；
[0029]以所述光刻胶层作为掩模刻蚀所述掩模层、所述第三支撑层和部分所述介电层；
[0030]以所述第三支撑层作为掩模刻蚀所述介电层的剩余部分以及部分所述第三绝缘层；
[0031]以所述介电层作为掩模刻蚀所述第三绝缘层的剩余部分、所述第二支撑层、所述第二绝缘层、所述第一支撑层以及所述第一绝缘层以形成多个所述通孔。
[0032]在本专利技术的一种示例性实施例中，所述半导体结构包括电容接触结构，对所述层叠膜层结构进行图案化处理以形成多个通孔后，所述通孔连通至所述电容接触结构使所述电容接触结构的上远离所述晶圆的一面被暴露。
[0033]根据本专利技术的一个方面，提供一种半导体器件，通过上述任意一项所述的制备方法制备。
[0034]根据本专利技术的一个方面，提供一种存储装置，包括如上述任意一项所述的半导体器件。
[0035]由上述技术方案可知，本专利技术具备以下优点和积极效果中的至少之一：
[0036]本专利技术的半导体器件的制备方法，减薄第一膜层的厚度，使第一膜层在晶圆上的正投影位于晶圆边缘处的厚度小于第一膜层在晶圆上的正投影位于晶圆中部的厚度；对层叠膜层结构进行图案化处理以形成多个通孔，通孔连通至半导体结构。减薄晶圆边缘处的
第一膜层的厚度后使层叠膜层结构的总厚度减小，在后续的图案化处理过程，开始时在晶圆边缘处形成的孔比晶圆中部的孔较深，使最终形成的通孔不会出现收缩缺陷，使后续形成在通孔内的电容结构均能够与半导体结构连接，提高半导体器件良率。
附图说明
[0037]通过参照附图详细描述其示例实施方式，本专利技术的上述和其它特征及优点将变得更加明显。
[0038]图1是相关技术中开始刻蚀时半导体器件的结构示意图；
[0039]图2是图1中的半导体器件刻蚀完成后的结构示意图；
[0040]图3是图2的俯视示意图；
[0041]图4是本专利技术半导体器件的制备方法一示例实施方式的流程示意框图；
[0042]图5是完成层叠膜层结构的沉积后的半导体器件的半成品的结构示意图；
[0043]图6是在图5的基础上完成第一膜层的减薄后的半导体器件的半成品的结构示意图；
[0044]图7是双轴化学机械研磨设备的结构示意图；
[0045]图8是图7中的研磨头的分区结构示意图；
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供晶圆，所述晶圆之上形成有半导体结构；在所述半导体结构远离所述晶圆的一侧形成层叠膜层结构，所述层叠膜层结构中与所述半导体结构距离最远的膜层为第一膜层；减薄所述第一膜层的厚度，使所述第一膜层在所述晶圆上的正投影位于所述晶圆边缘处的厚度小于所述第一膜层在所述晶圆上的正投影位于所述晶圆中部的厚度；对所述层叠膜层结构进行图案化处理以形成多个通孔，所述通孔连通至所述半导体结构。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述减薄所述第一膜层的厚度包括：通过化学机械研磨工艺减薄所述第一膜层的厚度。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，通过增大化学机械研磨设备的研磨头边缘处的压力，使所述研磨头边缘处的压力大于所述研磨头中部的压力，从而在减薄所述第一膜层的厚度后，使所述第一膜层在所述晶圆上的正投影位于所述晶圆边缘处的厚度小于所述第一膜层在所述晶圆上的正投影位于所述晶圆中部的厚度。4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述晶圆边缘处为与所述晶圆的中心点的距离大于等于设定值的部分，所述晶圆中部为与所述晶圆的中心点的距离小于设定值的部分。5.根据权利要求4所述的半导体器件的制备方法，其特征在于，所述研磨头边缘处在所述晶圆上的正投影与所述晶圆边缘处重合，所述研磨头中部在所述晶圆上的正投影与所述晶圆中部重合。6.根据权利要求1所述的半导体器件的制备方法，其特征在于，减薄所述第一膜层的厚度后，正投影位于所述晶圆边缘处的所述第一膜层的远离所述半导体结构的一面形成环状的圆弧面，且距离所述晶圆中心点越远，所述第一膜层厚度越薄。7....

【专利技术属性】
技术研发人员：鲍锡飞，容芳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：