半导体元件及其制造方法技术

本发明专利技术提供一种半导体元件及其制造方法，所述半导体元件包括基底、电容器、终止层、第一接触窗与第二接触窗。基底包括存储器阵列区与周边电路区。电容器位于存储器阵列区中。电容器包括第一电极、第二电极与绝缘层。第一电极位于基底上。第二电极位于第一电极上。绝缘层位于第一电极与第二电极之间。终止层位于存储器阵列区中的第二电极上，且延伸至周边电路区中。终止层的材料并非导体材料。第一接触窗位于存储器阵列区中，穿过终止层，且电性连接至第二电极。第二接触窗位于周边电路区中，且穿过终止层。上述半导体元件可提升半导体元件的电性表现。电性表现。电性表现。

【技术实现步骤摘要】
半导体元件及其制造方法


[0001]本专利技术涉及一种半导体元件及其制造方法，尤其涉及一种具有电容器的半导体元件及其制造方法。

技术介绍

[0002]目前，在半导体元件的工艺中，会通过氢烧结(H
2 sintering)处理来减少悬键(dangling bonds)，以提升半导体元件的电性表现。在一些半导体元件(如，动态随机存取存储器(dynamic random access memory，DRAM))中，电容器的上电极包括硼掺杂硅锗层(B-doped SiGe layer)与钨层，其中钨层亦可在形成接触窗的过程中作为蚀刻终止层。然而，在进行氢烧结处理时，钨层会形成氢穿透进入硅基底的强大屏障，而妨碍氢烧结处理的进行。
[0003]目前的解决方案是省略上电极中的钨层，以使得氢烧结处理可以顺利进行。如此一来，由于在形成接触窗的过程中缺少作为蚀刻终止层的钨层，因此必须增加硼掺杂硅锗层的厚度。然而，由于较厚的硼掺杂硅锗层在不同存储器阵列区之间的均匀性较差，因此会降低半导体元件的电性表现。

技术实现思路

[0004]本专利技术提供一种半导体元件及其制造方法，其可提升半导体元件的电性表现(electrical performance)。
[0005]本专利技术提出一种半导体元件，包括基底、电容器、终止层、第一接触窗与第二接触窗。基底包括存储器阵列区与周边电路区。电容器位于存储器阵列区中。电容器包括第一电极、第二电极与绝缘层。第一电极位于基底上。第二电极位于第一电极上。绝缘层位于第一电极与第二电极之间。终止层位于存储器阵列区中的第二电极上，且延伸至周边电路区中。终止层的材料并非导体材料。第一接触窗位于存储器阵列区中，穿过终止层，且电性连接至第二电极。第二接触窗位于周边电路区中，且穿过终止层。
[0006]本专利技术提出一种半导体元件的制造方法，包括以下步骤。提供基底。基底包括存储器阵列区与周边电路区。在存储器阵列区中的基底上形成电容器。电容器包括第一电极、第二电极与绝缘层。第一电极位于基底上。第二电极位于第一电极上。绝缘层位于第一电极与第二电极之间。同时在存储器阵列区与周边电路区中形成终止层。终止层位于第二电极上。终止层的材料并非导体材料。在存储器阵列区中形成第一接触窗，且在周边电路区中形成第二接触窗。第一接触窗与第二接触窗穿过终止层。第一接触窗电性连接至第二电极。
[0007]基于上述，在本专利技术所提出的半导体元件的制造方法中，由于终止层可在形成第一接触窗与第二接触窗的过程中作为蚀刻终止层，因此无须增加第二电极的厚度，进而使得第二电极在不同存储器阵列区之间具有较佳均匀性，进而可有效地提升半导体元件的电性表现。此外，由于终止层的材料并非导体材料，因此终止层不会妨碍后续氢烧结处理的进行，进而可通过氢烧结处理来提升半导体元件的电性表现。
[0008]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0009]图1A至图1K为根据本专利技术一实施例的半导体元件的制造流程剖面图。
[0010]附图标号说明：
[0011]10:半导体元件
[0012]100:基底
[0013]102:电容器
[0014]104,106:电极
[0015]106a,106b:导体层
[0016]108:绝缘层
[0017]110:缓冲层
[0018]112:终止层
[0019]114:平坦材料层
[0020]114a:平坦层
[0021]116,122:图案化光致抗蚀剂层
[0022]118:介电层
[0023]120:硬掩模材料层
[0024]120a,120b,120c:掩模层
[0025]120d:图案化硬掩模层
[0026]124:阻障材料层
[0027]124a,124b:阻障层
[0028]126:接触窗材料层
[0029]126a,126b:接触窗
[0030]128:氢烧结处理
[0031]OP1,OP2:开口
[0032]R1:存储器阵列区
[0033]R2:周边电路区
具体实施方式
[0034]图1A至图1K为根据本专利技术一实施例的半导体元件的制造流程剖面图。
[0035]请参照图1A，提供基底100。基底100可为半导体基底，如硅基底。基底100可包括存储器阵列区R1与周边电路区R2。此外，依据半导体元件的种类，在基底100上可具有相应的元件。在本实施例中，半导体元件是以动态随机存取存储器(DRAM)为例。在此情况下，在存储器阵列区R1中的基底100上可具有相应的晶体管(未示出)，且在周边电路区R2中的基底100上可具有相应的有源器件(active device)(如，读出放大器(sense amplifier))(未示出)。此外，在基底100上还可具有所需的介电层(未示出)与内连线结构(未示出)等，于此省略其说明。
[0036]在存储器阵列区R1中的基底100上形成电容器102。电容器102可为柱状电容器(cylinder capacitor)，但本专利技术并不以此为限。电容器102包括电极104、电极106与绝缘层108。电极104位于基底100上。电极104可电性连接至基底100上相应的晶体管。电极104的材料例如是钛、氮化钛或其组合。电极106位于电极104上。电极106可为单层结构或多层结构。在本实施例中，电极106是以多层为例。举例来说，电极106可包括导体层106a与导体层106b。导体层106a的材料例如是经掺杂的半导体材料，如硼掺杂硅锗层。导体层106b位于导体层106a与绝缘层108之间。导体层106b的材料例如是钛、氮化钛或其组合。绝缘层108位于电极104与电极106之间。绝缘层108的材料可为介电材料，如高介电常数材料(high-k material)。
[0037]接着，可在存储器阵列区R1与周边电路区R2中形成缓冲层110。缓冲层110可位于存储器阵列区R1的电极106上与周边电路区R2的基底100上。缓冲层110的材料例如是氧化物。在一些实施例中，缓冲层110的材料例如是氧化硅，如四乙氧基硅烷氧化硅(TEOS oxide)、旋涂玻璃(spin on glass，SOG)或硼磷硅玻璃(BPSG)。缓冲层110的形成方法例如是化学气相沉积法，如等离子体增强化学气相沉积法(plasma-enhanced chemical vapor deposition，PECVD)。
[0038]然后，同时在存储器阵列区R1与周边电路区R2中形成终止层112。终止层112位于存储器阵列区R1中的电极106上，且延伸至周边电路区R2中。终止层112可沿着电容器102的侧壁进行延伸。终止层112的材料并非导体材料。在本实施例中，终止层112可位于缓冲层110上。终止层112的材料例如是氮化物，如氮化硅或氮氧化硅(SiON)。终本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：基底，包括存储器阵列区与周边电路区；电容器，位于所述存储器阵列区中，且包括：第一电极，位于所述基底上；第二电极，位于所述第一电极上；以及绝缘层，位于所述第一电极与所述第二电极之间；终止层，位于所述存储器阵列区中的所述第二电极上，且延伸至所述周边电路区中，其中所述终止层的材料并非导体材料；第一接触窗，位于所述存储器阵列区中，穿过所述终止层，且电性连接至所述第二电极；以及第二接触窗，位于所述周边电路区中，且穿过所述终止层。2.根据权利要求1所述的半导体元件，其中所述终止层沿着所述电容器的侧壁进行延伸。3.根据权利要求1所述的半导体元件，其中所述第二电极包括：第一导体层，其中所述第一导体层的材料包括经掺杂的半导体材料；以及第二导体层，位于所述第一导体层与所述绝缘层之间，其中所述第二导体层的材料包括钛、氮化钛或其组合。4.根据权利要求1所述的半导体元件，还包括：缓冲层，位于所述存储器阵列区与所述周边电路区中，且位于所述终止层与所述第二电极之间，其中所述缓冲层的材料包括氧化物，且所述终止层的材料包括氮化物。5.根据权利要求1所述的半导体元件，还包括：平坦层，位于所述终止层上，其中所述平坦层的材料包括氧化物，且所述终止层的材料包括氮化物。6.一种半导体元件的制造方法，包括：提供基底，其中所述基底包括存储器阵列区与周边电路区；在所述存储器阵列区中的所述基底上形成电容器，其中所述电容器包括：第一电极，位于所述基底上；第二电极，位于所述第一电极上；以及绝缘层，位于所述第一电极与所述第二电极之间；同时在所述存储器阵列区与所述周边电路区中形成终止层，其中所述终止层位于所述第二电极上，且所述终止层的材料并非导体材料；以及在所述存储器阵列区中形成第一接触窗，且在所述周边电路区中形成第二接触窗，其中所述第一接触窗与所述第二接触窗穿过所述终止层，且所述第一接触窗电性连接至所述第二电极。7.根据权利要求6所述的半导体元件的制造方法，还包括：在形成所述终止层之前，在所述存储器阵列区与所述周边电路区中形成缓冲层；以及在形成所述终止层之后，在所述终止层上形成平坦层。8.根据权利要求7所述的半导体元件的制造方...

【专利技术属性】
技术研发人员：彭德轩，任楷，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：