存储单元结构、存储阵列结构及其制备方法技术

本申请具体涉及一种存储单元结构、存储阵列结构及其制备方法，包括：选择开关晶体管、第一金属层、第二金属层及柱状电容；选择开关晶体管位于基底上；第一金属层位于选择开关晶体管上；第二金属层位于第一金属层上；第一金属层至少包括位线，第二金属层至少包括板线，且柱状电容位于第一金属层与第二金属层之间；或第一金属层至少包括板线，第二金属层至少包括位线，且柱状电容位于第一金属层与选择开关晶体管的源极之间；板线与柱状电容电连接；位线与选择开关晶体管的漏极电连接。本申请的存储单元结构电容为柱状电容，相较于具有平面电容的存储单元结构在相同存储能力的条件下可以实现最小面积的大幅微缩。实现最小面积的大幅微缩。实现最小面积的大幅微缩。

【技术实现步骤摘要】
存储单元结构、存储阵列结构及其制备方法


[0001]本申请属于存储
，具体涉及一种存储单元结构、存储阵列结构及其制备方法。

技术介绍

[0002]常规的1T1C(1晶体管1电容)存储器单元需要一个晶体管和一个电容，且电容一般为平面电容。随着集成电路沿着摩尔定律微缩，常规的1T1C存储器单元会遇到无法缩小的问题，这是由于在不断微缩的情况下，特别是到0.13μm标准CMOS制造工艺以下技术节点，随着电容需要不断缩小面积，平面电容的电容值会随着面积缩小而同比例减小，过小的电容能够存储的电荷有限，电容存储电荷的数量大幅减少，使存储单元在实际工作中的性能下降，甚至读取困难。为了保证在单位微缩的情况下保持足够大的电容，需要维持较大的电容结构，这与集成电路不断缩小的发展方向是相违背的。

技术实现思路

[0003]基于此，有必要针对上述
技术介绍
中的问题，提供一种能够解决上述问题的存储单元结构、存储阵列结构及其制备方法。
[0004]本申请的一方面提供一种存储单元结构，包括：选择开关晶体管、第一金属层、第二金属层及柱状电容；其中，
[0005]所述选择开关晶体管位于基底上；
[0006]所述第一金属层位于所述选择开关晶体管上，且与所述选择开关晶体管具有间距；
[0007]所述第二金属层位于所述第一金属层上，且与所述第一金属层具有间距；
[0008]所述柱状电容包括：柱状内电极、电容介质层及外电极；所述电容介质层位于所述柱状内电极的外围；所述外电极位于所述电容介质层的外围；<br/>[0009]所述第一金属层至少包括位线，所述第二金属层至少包括板线，且所述柱状电容位于所述第一金属层与所述第二金属层之间；或所述第一金属层至少包括板线，所述第二金属层至少包括位线，且所述柱状电容位于第一金属层与所述选择开关晶体管的源极之间；
[0010]所述板线与所述柱状电容电连接，且与所述柱状电容具有间距；
[0011]所述位线与所述选择开关晶体管的漏极电连接。
[0012]上述实施例中的存储单元结构中，电容为柱状电容，相较于具有平面电容的存储单元结构在相同存储能力的条件下可以实现最小面积的大幅微缩；通过将电容设置于板线与选择开关晶体管之间或设置于板线与位线之间，可以在形成后段金属层前对电容进行退火处理，退火温度不会受后段金属制程工艺的制约，具有较为灵活的退火温度，退火温度可以达到450℃～700℃之间，可以使得存储单元结构的制备工艺与传统的CMOS平面集成工艺相兼容，并确保存储单元结构具有较好的可靠性；同时上述实施例中的存储单元结构采用
柱状电容，不会存在临近金属层对电容的寄生电容效应，位线和板线的选择更加灵活，工艺灵活度更高。
[0013]在其中一个实施例中，所述电容介质层包括锆掺杂氧化铪薄膜层；所述电容介质层中锆、铪及氧的摩尔比为0.3:0.3:0.5～0.7:0.7:2.5。
[0014]在其中一个实施例中，所述第一金属层至少包括板线，所述第二金属层至少包括位线，且所述柱状电容位于第一金属层与所述选择开关晶体管的源极之间时，所述存储单元结构还包括：
[0015]第一介质层，位于所述基底上，且覆盖所述选择开关晶体管；所述柱状电容位于所述第一介质层内；
[0016]第二介质层，位于所述第一介质层与所述板线之间，
[0017]第一导电插塞，位于所述第二介质层内，所述第一导电插塞的底部与柱状内电极相接触，所述第一导电插塞的顶部与所述板线相接触；
[0018]第二导电插塞，位于所述第一介质层及所述第二介质层内，与所述选择开关晶体管的漏极电连接；
[0019]第三介质层，位于所述第二介质层与所述位线之间，且覆盖所述板线；
[0020]第三导电插塞，位于所述第三介质层内，所述第三导电插塞的底部与所述第二导电插塞电连接，所述第三导电插塞的顶部与所述位线相接触。
[0021]在其中一个实施例中，还包括金属硅化物，位于所述柱状电容与所述选择开关晶体管的源极之间及所述第二导电插塞与所述选择开关晶体管的漏极之间。
[0022]在其中一个实施例中，所述第一金属层至少包括位线，所述第二金属层至少包括板线，且所述柱状电容位于所述第一金属层与所述第二金属层之间时，所述存储单元结构还包括：
[0023]第一介质层，位于所述基底上，且覆盖所述选择开关晶体管；所述第一金属层还包括位线金属层，所述位线及所述位线金属层均位于所述第一介质层的上表面；
[0024]第二介质层，位于所述第一介质层的上表面，且覆盖所述第一金属层；所述柱状电容位于所述第二介质层内；
[0025]第三介质层，位于所述第二介质层与所述板线之间；
[0026]第一导电插塞，位于所述第一介质层内，所述第一导电插塞的底部与所述选择开关晶体管的源极相接触，所述第一导电插塞的顶部与所述位线金属层相接触；
[0027]第二导电插塞，位于所述第一介质层内，所述第二导电插塞的底部与所述选择开关晶体管的漏极相接触，所述第二导电插塞的顶部与所述位线相接触；
[0028]第三导电插塞，位于所述第三介质层内，所述第三导电插塞的底部与柱状内电极相接触，所述第三导电插塞的顶部与所述板线相接触。
[0029]在其中一个实施例中，所述板线及所述柱状电容均为多个，且所述板线与所述柱状电容一一对应电连接。
[0030]在其中一个实施例中，所述柱状电容的延伸方向垂直于所述基底的上表面。
[0031]本申请的还提供一种存储单元结构的制备方法，包括如下步骤：
[0032]提供基底，于所述基底上制备选择开关晶体管；
[0033]于所述选择开关晶体管上形成柱状电容、第一金属层及第二金属层；其中，所述第
一金属层位于所述选择开关晶体管上，且与所述选择开关晶体管具有间距；所述第二金属层位于所述第一金属层上，且与所述第一金属层具有间距；所述第一金属层至少包括位线，所述第二金属层至少包括板线，且所述柱状电容位于所述第一金属层与所述第二金属层之间；或所述第一金属层至少包括板线，所述第二金属层至少包括位线，且所述柱状电容位于第一金属层与所述选择开关晶体管的源极之间；所述板线与所述柱状电容电连接，且与所述柱状电容具有间距；所述位线与所述选择开关晶体管的漏极电连接。
[0034]上述实施例中的存储单元结构的制备方法中，制备的电容为柱状电容，相较于具有平面电容的存储单元结构在相同存储能力的条件下可以实现最小面积的大幅微缩；通过将电容设置于板线与选择开关晶体管之间或设置于板线与位线之间，可以在形成后段金属层前对电容进行退火处理，退火温度不会受后段金属制程工艺的制约，具有较为灵活的退火温度，退火温度可以达到450℃～700℃之间，可以使得存储单元结构的制备工艺与传统的CMOS平面集成工艺相兼容，并确保存储单元结构具有较好的可靠性；同时上述实施例中的存储单元结构采用柱状电容，不会存在临近金属层对电容的寄生电容效应，位线和板线的选择更加灵活，工艺灵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元结构，其特征在于，包括：选择开关晶体管、第一金属层、第二金属层及柱状电容；其中，所述选择开关晶体管位于基底上；所述第一金属层位于所述选择开关晶体管上，且与所述选择开关晶体管具有间距；所述第二金属层位于所述第一金属层上，且与所述第一金属层具有间距；所述柱状电容包括：柱状内电极、电容介质层及外电极；所述电容介质层位于所述柱状内电极的外围；所述外电极位于所述电容介质层的外围；所述第一金属层至少包括位线，所述第二金属层至少包括板线，且所述柱状电容位于所述第一金属层与所述第二金属层之间；或所述第一金属层至少包括板线，所述第二金属层至少包括位线，且所述柱状电容位于所述第一金属层与所述选择开关晶体管的源极之间；所述板线与所述柱状电容电连接，且与所述柱状电容具有间距；所述位线与所述选择开关晶体管的漏极电连接。2.根据权利要求1所述的存储单元结构，其特征在于，所述电容介质层包括锆掺杂氧化铪薄膜层；所述电容介质层中锆、铪及氧的摩尔比为0.3:0.3:0.5～0.7:0.7:2.5。3.根据权利要求1所述的存储单元结构，其特征在于，所述第一金属层至少包括板线，所述第二金属层至少包括位线，且所述柱状电容位于第一金属层与所述选择开关晶体管的源极之间时，所述存储单元结构还包括：第一介质层，位于所述基底上，且覆盖所述选择开关晶体管；所述柱状电容位于所述第一介质层内；第二介质层，位于所述第一介质层与所述板线之间，第一导电插塞，位于所述第二介质层内，所述第一导电插塞的底部与柱状内电极相接触，所述第一导电插塞的顶部与所述板线相接触；第二导电插塞，位于所述第一介质层及所述第二介质层内，与所述选择开关晶体管的漏极电连接；第三介质层，位于所述第二介质层与所述位线之间，且覆盖所述板线；第三导电插塞，位于所述第三介质层内，所述第三导电插塞的底部与所述第二导电插塞电连接，所述第三导电插塞的顶部与所述位线相接触。4.根据权利要求3所述的存储单元结构，其特征在于，还包括金属硅化物，位于所述柱状电容与所述选择开关晶体管的源极之间及所述第二导电插塞与所述选择开关晶体管的漏极之间。5.根据权利要求1所述的存储单元结构，其特征在于，所述第一金属层至少包括位线，所述第二金属层至少包括板线，且所述柱状电容位于所述第一金属层与所述第二金属层之间时，所述存储单元结构还包括：第一介质层，位于所述基底上，且覆盖所述选择开关晶体管；所述第一金属层还包括位线金属层，所述位线及所述位线金属层均位于所述第一介质层的上表面；第二介质层，位于所述第一介质层的上表面，且覆盖所述第一金属层；所述柱状电容位于所述第二介质层内；第三介质层，位于所述第二介质层与所述板线之间；
第一导电插塞，位于所述第一介质层内，所述第一导电插塞的底部与所述选择开关晶体管的源极相接触，所述第一导电插塞的顶部与所述位线金属层相接触；第二导电插塞，位于所述第一介质层内，所述第二导电插塞的底部与所述选择开关晶体管的漏极相接触，所述第二导电插塞的顶部与所述位线相接触；第三导电插塞，位于所述第三介质层内，所述第三导电插塞的底部与柱状内电极相接触，所述第三导电插塞的顶部与所述板线相接触。6.根据权利要求1所述的存储单元结构，其特征在于，所述板线及所述柱状电容均为多个，且所述板线与所述柱状电容一一对应电连接。7.根据权利要求1至6中任一项所述的存储单元结构，其特征在于，所述柱状电容的延伸方向垂直于所述基底的上表面。8.一种存储单元结构的制备方法，其特征在于，包括如下步骤：提供基底，于所述基底上制备选择开关晶体管；于所述选择开关晶体管上形成柱状电容、第一金属层及第二金属层；其中，所述第一金属层位于所述选择开关晶体管上，且与所述选择开关晶体管具有间距；所述第二金属层位于所述第一金属层上，且与所述第一金属层具有间距；所述第一金属层至少包括位线，所述第二金属层至少包括板线，且所述...

【专利技术属性】
技术研发人员：金兴成，张建，郭崇永，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：