System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 存储单元结构、存储阵列结构及其制备方法技术_技高网

存储单元结构、存储阵列结构及其制备方法技术

技术编号:40431822 阅读:4 留言:0更新日期:2024-02-22 22:57
本发明专利技术提供了一种存储单元结构、存储阵列结构及其制备方法。该存储单元结构包括:表面具有选择开关晶体管的衬底,选择开关晶体管具有源极和漏极;电容,设置于选择开关晶体管远离衬底的一侧;导电插塞,沿远离衬底的方向延伸,导电插塞具有第一端面和第二端面,第一端面与源极接触设置,第二端面与电容接触设置;位线,与漏极连接,位线与漏极之间的垂直距离小于电容与源极之间的垂直距离。利用上述导电插塞实现了电容与选择开关晶体管的源极之间的直接连接,省去了连接在选择开关晶体管与电容之间的金属层,有利于缩短上述导电插塞与位线之间的距离,缩小单个存储单元的面积,进而提高存储阵列的集成度,降低了制造成本。

【技术实现步骤摘要】

本专利技术涉及存储,具体而言,涉及一种存储单元结构、存储阵列结构及其制备方法


技术介绍

1、铁电存储器(fram)通常采用1t1c结构,其存储器单元需要一个晶体管和一个电容结构;随着集成电路尺寸的不断微缩,电容值会随面积缩小而减小,受传感器放大(sensoramplifier)电路限制,铁电电容至少要存储一定量的电荷,才能使存储单元在实际的工作中实现读写功能。在电容面积无法缩小的情况下,单个存储单元(bit-cell)的面积也无法缩小,导致整个存储器集成度较低。


技术实现思路

1、本专利技术的主要目的在于提供一种存储单元结构、存储阵列结构及其制备方法,以解决现有技术中存储器集成度较低的问题。

2、为了实现上述目的,根据本专利技术的一个方面,提供了一种存储单元结构,包括:表面具有选择开关晶体管的衬底,选择开关晶体管具有源极和漏极;电容,设置于选择开关晶体管远离衬底的一侧;导电插塞,沿远离衬底的方向延伸,导电插塞具有第一端面和第二端面,第一端面与源极接触设置,第二端面与电容接触设置;位线,与漏极连接,位线与漏极之间的垂直距离小于电容与源极之间的垂直距离。

3、进一步地,导电插塞包括:第一导电通道,具有第一端面以及与第一端面相对的第三端面;第二导电通道,具有第二端面以及与第二端面相对的第四端面,第三端面与第四端面接触,且第三端面的尺寸大于或等于第四端面的尺寸。

4、进一步地,存储单元结构还包括与电容连接的板线,板线沿平行于衬底的第一方向延伸。

5、进一步地,位线包括:第一导电部,沿垂直于第一方向的第二方向延伸;第二导电部,与第一导电部连接,第二导电部在衬底上的正投影分别与源极和漏极部分重叠。

6、进一步地,第二导电部包括:第一连接部,第一连接部在衬底上的正投影与源极部分重叠;第二连接部,沿第三方向延伸,第三方向与第二方向之间的夹角为钝角,且第一连接部通过第二连接部与第一导电部连接。

7、进一步地,存储单元结构还包括:第三导电通道,设置于第二导电部与漏极之间,位线通过第三导电通道与漏极连接。

8、根据本专利技术的另一方面,提供了一种上述的存储单元结构的制作方法,包括以下步骤:提供表面具有选择开关晶体管的衬底,选择开关晶体管具有源极和漏极;在衬底上形成与漏极连接的位线;在衬底上形成导电插塞,导电插塞沿远离衬底的方向延伸,且导电插塞具有第一端面和第二端面,第一端面与源极接触设置;在衬底上形成与第二端面接触的电容,电容与源极之间的垂直距离大于位线与漏极之间的垂直距离。

9、进一步地,形成导电插塞的步骤包括:形成覆盖衬底的第一层间介质层;形成贯穿第一层间介质层至源极的第一导电通道,第一导电通道具有第一端面以及与第一端面相对的第三端面;形成覆盖第一层间介质层的第二层间介质层;形成贯穿第二层间介质层至第三端面的第二导电通道。

10、进一步地,形成位线的步骤包括:形成贯穿第一层间介质层至漏极的第三导电通道;在第一层间介质层上形成位线,以使位线通过第三导电通道与漏极连接。

11、进一步地,形成第一导电通道和第三导电通道的步骤包括:刻蚀第一层间介质层,以同时形成贯穿至源极的第一通孔以及贯穿至漏极的第二通孔;在第一通孔和第二通孔中填充导电材料,以形成第一导电通道和第三导电通道。

12、进一步地,形成电容的步骤包括:在第二层间介质层上顺序形成层叠的第一电极层、电容介质层和第二电极层;对电容介质层进行退火处理,以形成铁电层。

13、进一步地,电容介质层为氧化铪掺杂的高k介质层,退火处理的温度为420~450℃。

14、进一步地,制作方法还包括以下步骤:形成覆盖电容的第三层间介质层;形成贯穿第三层间介质层至电容的第四导电通道;在第三层间介质层上形成板线,以使板线通过第四导电通道与电容连接。

15、根据本专利技术的另一方面,提供了一种存储阵列结构,包括阵列排布的多个存储单元结构,存储单元结构为上述的存储单元结构,或存储单元结构由上述的存储单元结构的制作方法制备而成,其中,位于同一列的存储单元结构中选择开关晶体管的漏极与相同位线电连接,位于同一行的选择开关晶体管的栅极与相同字线电连接。

16、根据本专利技术的另一方面,提供了一种存储阵列结构的制备方法,包括以下步骤:采用上述的存储单元结构的制作方法,制备阵列排布的多个存储单元结构。

17、应用本专利技术的技术方案,提供了一种存储单元结构,该存储单元结构中电容设置于选择开关晶体管远离衬底的一侧,导电插塞沿远离衬底的方向延伸,位线与漏极连接,位线与漏极之间的垂直距离小于电容与源极之间的垂直距离,由于该存储单元结构还包括导电插塞,导电插塞具有第一端面和第二端面,第一端面与源极接触设置,第二端面与电容接触设置,从而与现有技术相比,利用上述导电插塞实现了电容与选择开关晶体管的源极之间的直接连接,省去了连接在选择开关晶体管与电容之间的金属层,有利于缩短上述导电插塞与位线之间的距离,从而可以通过缩短上述距离,来缩小单个存储单元的面积,进而提高存储阵列的集成度,同时有效地降低了制造成本。

本文档来自技高网
...

【技术保护点】

1.一种存储单元结构,其特征在于,包括:

2.根据权利要求1所述的存储单元结构,其特征在于,所述导电插塞包括:

3.根据权利要求1或2所述的存储单元结构,其特征在于,所述存储单元结构还包括与所述电容连接的板线,所述板线沿平行于所述衬底的第一方向延伸。

4.根据权利要求3所述的存储单元结构,其特征在于,所述位线包括:

5.根据权利要求4所述的存储单元结构,其特征在于,所述第二导电部包括:

6.根据权利要求5所述的存储单元结构,其特征在于,所述存储单元结构还包括:

7.一种权利要求1至6中任一项所述的存储单元结构的制作方法,其特征在于,包括以下步骤:

8.根据权利要求7所述的制作方法,其特征在于,形成所述导电插塞的步骤包括:

9.根据权利要求8所述的制作方法,其特征在于,形成所述位线的步骤包括:

10.根据权利要求9所述的制作方法,其特征在于,形成所述第一导电通道和所述第三导电通道的步骤包括:

11.根据权利要求10所述的制作方法,其特征在于,形成所述电容的步骤包括

12.根据权利要求7所述的制作方法,其特征在于,所述制作方法还包括以下步骤:

13.一种存储阵列结构,包括阵列排布的多个存储单元结构,其特征在于,所述存储单元结构为权利要求1至6中任一项所述的存储单元结构,或所述存储单元结构由权利要求7至12中任一项所述的存储单元结构的制作方法制备而成,其中,位于同一列的所述存储单元结构中选择开关晶体管的漏极与相同位线电连接,位于同一行的所述选择开关晶体管的栅极与相同字线电连接。

14.一种存储阵列结构的制备方法,其特征在于,包括以下步骤:

...

【技术特征摘要】

1.一种存储单元结构,其特征在于,包括:

2.根据权利要求1所述的存储单元结构,其特征在于,所述导电插塞包括:

3.根据权利要求1或2所述的存储单元结构,其特征在于,所述存储单元结构还包括与所述电容连接的板线,所述板线沿平行于所述衬底的第一方向延伸。

4.根据权利要求3所述的存储单元结构,其特征在于,所述位线包括:

5.根据权利要求4所述的存储单元结构,其特征在于,所述第二导电部包括:

6.根据权利要求5所述的存储单元结构,其特征在于,所述存储单元结构还包括:

7.一种权利要求1至6中任一项所述的存储单元结构的制作方法,其特征在于,包括以下步骤:

8.根据权利要求7所述的制作方法,其特征在于,形成所述导电插塞的步骤包括:

9.根据权利要求8所述的制作方...

【专利技术属性】
技术研发人员:郭崇永金兴成
申请(专利权)人:无锡华润微电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1