半导体结构及其制造方法技术

本发明专利技术涉及一种半导体结构及其制造方法，所述半导体结构包括：MTM下极板；第一介质层，所述第一介质层开有通孔，所述通孔的底部位于所述MTM下极板的顶部；MTM介质层，位于所述通孔的内表面，所述通孔的底部的MTM介质层位于所述MTM下极板上；导电材料，位于所述通孔中，所述MTM介质层将所述导电材料的侧面和底部包围；MTM上极板，设于所述导电材料上，与所述导电材料电性连接。本发明专利技术的MTM结构的介质层设于通孔中，介质层的侧壁被第一介质层包覆，因此不会裸露在外，可以避免介质层的侧壁沾污(inline defect)问题，防止inline defect导致的短路，从而实现芯片良率的提升。从而实现芯片良率的提升。从而实现芯片良率的提升。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种半导体结构，还涉及一种半导体结构的制造方法。

技术介绍

[0002]基于反熔丝结构的一次性可编程(OTP)存储器结构类似三明治，上下为导电层，中间为绝缘层，在编程前上下极板被绝缘层隔开，编程后上下极板间才会出现低阻通路，而且这种低阻态是不可逆的，因此保密性高。而且这种OTP存储器需要外加高压才能实现编程，可以避免因外界因素导致误编程问题，因此可靠性更高。在一些特殊环境中，存储器的高可靠性、极强的抗干扰能力以及较快的存取速度更被看重。比如像太空这样充满射线和高能粒子的复杂环境，如果存储器没有极强的抗干扰性，很容易受到环境辐照影响而失效。基于反熔丝的OTP存储器凭借其极强的抗干扰性，可以工作在一些极端且复杂环境中，在类似太空这样复杂的环境中有着不可撼动的地位，因此这种存储器的市场需求也越来越大。
[0003]参照图1，示例性的MTM(metal to metal)结构的OTP单元是借用现有的金属层(metal)做其上极板126和下极板122，α
‑
Si(非晶硅)作为中间的介质层124，但是需要额外增加一张光罩(mask)定义出介质层图形。另外从工艺角度来看，介质层124被刻蚀出图形后，在上极板淀积前，介质层侧壁裸露在外面，由于介质层124很薄，容易因侧壁沾污(inline defect)11导致短路。

技术实现思路

[0004]基于此，有必要提供一种能够解决MTM的介质层的侧壁沾污问题的半导体结构及其。
[0005]一种半导体结构，包括：MTM下极板；第一介质层，所述第一介质层开有通孔，所述通孔的底部位于所述MTM下极板的顶部；MTM介质层，位于所述通孔的内表面，所述通孔的底部的MTM介质层位于所述MTM下极板上；导电材料，位于所述通孔中，所述MTM介质层将所述导电材料的侧面和底部包围；MTM上极板，设于所述导电材料上，与所述导电材料电性连接。
[0006]在其中一个实施例中，所述MTM介质层的材料包括非晶硅。
[0007]在其中一个实施例中，所述第一介质层是金属间介质层。
[0008]在其中一个实施例中，所述半导体结构包括一次性可编程存储器，所述一次性可编程存储器包括所述MTM下极板、MTM介质层及MTM上极板。
[0009]在其中一个实施例中，所述MTM介质层的厚度为
[0010]在其中一个实施例中，所述MTM下极板和MTM上极板的材料相同。
[0011]一种半导体结构的制造方法，包括：获取衬底；所述衬底上形成有第一金属层和第一介质层，所述第一介质层开有通孔，所述通孔的底部为所述第一金属层的顶部，所述第一金属层作为MTM结构的下极板；在所述通孔的内表面形成第二介质层；所述第二介质层作为所述MTM结构的介质层；向所述通孔中填充导电材料；所述第二介质层将通孔中的导电材料
的侧面和底部包围；在所述导电材料上形成第二金属层；所述第二金属层和所述导电材料电性连接，所述第二金属层作为所述MTM结构的上极板。
[0012]在其中一个实施例中，所述在所述通孔的内表面形成第二介质层的步骤包括：淀积非晶硅材料；所述向所述通孔中填充导电材料的步骤包括：淀积导电材料；通过化学机械研磨工艺去除所述第一介质层上的所述导电材料和第二介质层。
[0013]在其中一个实施例中，所述第一介质层是金属间介质层。
[0014]在其中一个实施例中，所述半导体结构包括OTP区和逻辑电路区；所述在所述通孔的内表面形成第二介质层的步骤之后、所述在向所述通孔中填充导电材料的步骤之前，还包括：通过光刻在所述第二介质层上形成光刻胶作为刻蚀阻挡层；所述刻蚀阻挡层覆盖在所述OTP区；刻蚀去除未覆盖所述光刻胶的区域的第二介质层；去除所述光刻胶。
[0015]在其中一个实施例中，所述淀积非晶硅材料的步骤淀积的非晶硅的厚度为
[0016]在其中一个实施例中，所述导电材料包括钨。
[0017]在其中一个实施例中，所述MTM结构用于形成一次性可编程存储器。
[0018]上述半导体结构及其制造方法，MTM结构的介质层设于通孔中，介质层的侧壁被第一介质层包覆，因此不会裸露在外，可以避免介质层的侧壁沾污(inline defect)问题，防止inline defect导致的短路，从而实现芯片良率的提升。
附图说明
[0019]图1是示例性的OTP单元的MTM结构的示意图；
[0020]图2是一实施例中半导体结构的制造方法的流程图；
[0021]图3是一实施例中步骤S210完成后半导体结构的剖面示意图；
[0022]图4是一实施例中步骤S220淀积第二介质层之后半导体结构的剖面示意图；
[0023]图5是一实施例中步骤S220光刻并刻蚀第二介质层之后半导体结构的剖面示意图；
[0024]图6是一实施例中步骤S230完成后半导体结构的剖面示意图；
[0025]图7是一实施例中步骤S240完成后半导体结构的剖面示意图；
[0026]图8是一实施例中半导体结构的剖面示意图。
具体实施方式
[0027]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0028]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0029]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或
者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0030]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，包括：获取衬底；所述衬底上形成有第一金属层和第一介质层，所述第一介质层开有通孔，所述通孔的底部为所述第一金属层的顶部，所述第一金属层作为MTM结构的下极板；在所述通孔的内表面形成第二介质层；所述第二介质层作为所述MTM结构的介质层；向所述通孔中填充导电材料；所述第二介质层将通孔中的导电材料的侧面和底部包围；在所述导电材料上形成第二金属层；所述第二金属层和所述导电材料电性连接，所述第二金属层作为所述MTM结构的上极板。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述在所述通孔的内表面形成第二介质层的步骤包括：淀积非晶硅材料；所述向所述通孔中填充导电材料的步骤包括：淀积导电材料；通过化学机械研磨工艺去除所述第一介质层上的所述导电材料和第一介质层上的第二介质层。3.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一介质层是金属间介质层。4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述半导体结构包括OTP区和逻辑电路区；所述在所述通孔的内表面形成第二介质层的步骤之后、所述在向所述通孔中填充导电材料的步骤之前，还包括：通过光刻在所述第二介质层上形...

【专利技术属性】
技术研发人员：高淑荣，杨晓芳，金兴成，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：