二极管及其制造方法技术

本发明专利技术涉及一种二极管及其制造方法，所述方法包括：在第一导电类型的基底正面形成第一掩膜；以第一掩膜为注入阻挡层，向基底进行第二导电类型的离子注入，形成第一掺杂区；在基底和第一掩膜上淀积第二掩膜材料，然后回刻第二掩膜材料，剩余的第二掩膜材料形成第一侧墙；以第一掩膜和第一侧墙为注入阻挡层，向基底进行第二导电类型的离子注入，注入的离子与第一掺杂区的部分区域重合形成第二掺杂区，并在第一掺杂区下方形成第三掺杂区。本发明专利技术通过形成侧墙，以及增加与侧墙对应的离子注入，使得各掺杂区具有不同的掺杂浓度，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。从而提升击穿电压。从而提升击穿电压。

【技术实现步骤摘要】
二极管及其制造方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种二极管，还涉及一种二极管的制造方法。

技术介绍

[0002]近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。Si基电力电子器件由于材料本身的限制已难以满足系统应用的要求，碳化硅(SiC)材料作为代表性的第三代半导体材料，在诸多特性上优于Si材料。
[0003]JBS(结型势垒肖特基)二极管是一种结合了PiN二极管和SBD(肖特基二极管)优点的器件，该结构的正向特性类似于SBD，具有小开启电压、大导通电流、快开关速度；而反向特性则更像PiN二极管，具有低漏电流、高击穿电压。JBS二极管可以灵活地选择势垒低的金属作为肖特基接触而不用担心反向漏电流会增加。此外，SiC材料的优良性能与JBS二极管的结合能发挥更大的优势。
[0004]示例性的N型SiC JBS二极管使用同一个掩膜注入窗口做多次铝(或其他)受主(P型)杂质注入，以形成必要的掺杂分布，提供在电压反方向时的耐压承受能力。其耐压大小根据半导体相关知识可知，与掺杂分布有对应关系。如果掺杂浓度梯度缓，反向电压在PN结的P型主结侧形成的耗尽区宽度变宽，在达到主结掺杂浓度对应最大电场情况下，器件发生雪崩击穿，所以此时击穿电压变大。但由于SiC材料的衬底在高温退火激活时较难推阱的原因，导致P阱掺杂的分布在水平方向为梯度很陡的情况，参见图1。这样一来，JBS二极管的击穿电压往往无法达到衬底所能承受的最大值，即击穿电压与理想PN结情况相差较远。

技术实现思路

[0005]基于此，有必要提供一种雪崩击穿电压较高的二极管的制造方法。
[0006]一种二极管的制造方法，包括：在第一导电类型的基底的第一面形成第一掩膜；以所述第一掩膜为注入阻挡层，向所述基底进行第二导电类型的离子注入，形成第一掺杂区；所述第一导电类型和第二导电类型为相反的导电类型；在所述基底和第一掩膜上淀积第二掩膜材料，然后回刻所述第二掩膜材料，剩余的第二掩膜材料在所述第一掩膜的侧面形成第一侧墙；以所述第一掩膜和第一侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，且注入能量大于形成第一掺杂区时的注入能量，注入的离子与所述第一掺杂区的部分区域重合形成第二掺杂区，并在所述第一掺杂区下方形成第三掺杂区；所述第二掺杂区的掺杂浓度大于所述第一掺杂区和第三掺杂区的掺杂浓度。
[0007]上述二极管的制造方法，第二导电类型的各掺杂区作为二极管的第二导电类型掺杂区，通过形成至少一层侧墙，以及增加与侧墙对应的离子注入，使得第二导电类型的各掺杂区具有不同的掺杂浓度，从而可以调整第二导电类型掺杂区的中部与两侧/底部的浓度梯度，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。并且通过侧墙来调节注入浓度不需要增加光刻版，有利于控制成本。
[0008]在其中一个实施例中，形成所述第二掺杂区和第三掺杂区之后，还包括：在所述基底、第一掩膜及第一侧墙上淀积第三掩膜材料，然后回刻所述第三掩膜材料，剩余的第三掩膜材料在所述第一侧墙的侧面形成第二侧墙；以所述第一掩膜、第一侧墙及第二侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，注入的离子与所述第二掺杂区的部分区域重合形成第四掺杂区，与所述第三掺杂区的部分区域重合形成第五掺杂区；所述第四掺杂区的掺杂浓度大于所述第二掺杂区和第五掺杂区的掺杂浓度，所述第五掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度。
[0009]在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型。
[0010]在其中一个实施例中，形成所述第一掺杂区、第二掺杂区及第三掺杂区的注入离子包括铝离子。
[0011]在其中一个实施例中，所述基底为碳化硅基底。
[0012]在其中一个实施例中，所述二极管为结型势垒肖特基二极管。
[0013]在其中一个实施例中，所述基底包括衬底和衬底上的外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度，所述第一掺杂区、第二掺杂区及第三掺杂区形成于所述外延层中；所述的二极管的制造方法还包括：去除所述第一掩膜和第一侧墙；在所述第一面形成阳极金属电极；在所述基底的与所述第一面相对的第二面形成阴极金属电极。
[0014]还有必要提供一种二极管。
[0015]一种二极管，包括：基底，具有第一导电类型；第二导电类型掺杂区，位于所述基底中，所述第二导电类型掺杂区包括第一掺杂区、第二掺杂区及第三掺杂区，所述第一掺杂区位于所述第二掺杂区两侧，所述第三掺杂区位于所述第二掺杂区下方，所述第二掺杂区的掺杂浓度大于所述第一掺杂区和第三掺杂区的掺杂浓度；其中，所述第一导电类型和第二导电类型为相反的导电类型。
[0016]上述二极管，在二极管的第二导电类型掺杂区中，两侧的第一掺杂区和底部的第三掺杂区浓度低于中部的第二掺杂区，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。
[0017]在其中一个实施例中，所述第二导电类型掺杂区还包括第四掺杂区和第五掺杂区，所述第四掺杂区位于所述第二掺杂区中，所述第五掺杂区位于所述第四掺杂区的下方，所述第四掺杂区的掺杂浓度大于所述第二掺杂区和第五掺杂区的掺杂浓度，所述第五掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度。
[0018]在其中一个实施例中，所述基底为碳化硅基底。
[0019]在其中一个实施例中，所述二极管为结型势垒肖特基二极管。
[0020]在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型。
附图说明
[0021]为了更好地描述和说明这里公开的那些专利技术的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的专利技术、目前描述的实施例和/或示例以及目前理解的这些专利技术的最佳模式中的任何一者的范围的限制。
[0022]图1是示例性的SiC衬底的二极管中，P+区附近的载流子浓度示意图；
[0023]图2是一实施例中二极管的制造方法的流程图；
[0024]图3a～图3e是一实施例中二极管在制造过程中的剖面示意图；
[0025]图4是一实施例中二极管的剖面示意图；
[0026]图5是另一实施例中二极管的剖面示意图；
[0027]图6是一对比例的SiC JBS二极管在击穿时的电场分布情况；
[0028]图7是本申请一实施例的SiC JBS二极管在击穿时的电场分布情况。
具体实施方式
[0029]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0030]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二极管的制造方法，包括：在第一导电类型的基底的第一面形成第一掩膜；以所述第一掩膜为注入阻挡层，向所述基底进行第二导电类型的离子注入，形成第一掺杂区；所述第一导电类型和第二导电类型为相反的导电类型；在所述基底和第一掩膜上淀积第二掩膜材料，然后回刻所述第二掩膜材料，剩余的第二掩膜材料在所述第一掩膜的侧面形成第一侧墙；以所述第一掩膜和第一侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，且注入能量大于形成第一掺杂区时的注入能量，注入的离子与所述第一掺杂区的部分区域重合形成第二掺杂区，并在所述第一掺杂区下方形成第三掺杂区；所述第二掺杂区的掺杂浓度大于所述第一掺杂区和第三掺杂区的掺杂浓度。2.根据权利要求1所述的二极管的制造方法，其特征在于，形成所述第二掺杂区和第三掺杂区之后，还包括：在所述基底、第一掩膜及第一侧墙上淀积第三掩膜材料，然后回刻所述第三掩膜材料，剩余的第三掩膜材料在所述第一侧墙的侧面形成第二侧墙；以所述第一掩膜、第一侧墙及第二侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，注入的离子与所述第二掺杂区的部分区域重合形成第四掺杂区，与所述第三掺杂区的部分区域重合形成第五掺杂区；所述第四掺杂区的掺杂浓度大于所述第二掺杂区和第五掺杂区的掺杂浓度，所述第五掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度。3.根据权利要求1所述的二极管的制造方法，其特征在于，所述第一导电类型是N型，所述第二导电类型是P型。4.根据权利要求3所述的二极管的制造方法，其特征在于，形成所述第一掺杂区、第二掺杂区及第三掺杂区的注入...

【专利技术属性】
技术研发人员：孙永生，颜剑，李勇强，陈采，杜大为，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：