本发明专利技术公开了一种动态随机存取存储器装置及其形成方法，包括衬底、多条位线、多个触点、介电层、多个存储节点焊盘以及电容结构。位线设置于衬底上，包括多条第一位线以及至少一条第二位线。触点设置于衬底上并与位线交替且分隔地设置。介电层覆盖于触点以及位线上方。存储节点焊盘设置于介电层内并分别接触触点。电容结构设置在存储节点焊盘上，包括多个第一电容、以及位于至少一条第二位线上方的至少一第二电容。由此，动态随机存取存储器装置可达到更为优化的元件效能。到更为优化的元件效能。到更为优化的元件效能。
【技术实现步骤摘要】
动态随机存取存储器装置及其形成方法
[0001]本专利技术系关于一种半导体存储装置及其形成方法，特别是一种包括动态随机存取存储器的半导体存储装置及其形成方法。
技术介绍
[0002]随着各种电子产品朝小型化发展之趋势，半导体存储装置的设计也必须符合高积集度及高密度之要求。对于具备凹入式闸极结构之动态随机存取存储器(dynamic random access memory，DRAM)而言，由于其可以在相同的半导体衬底内获得更长的载子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构的动态随机存取记忆体。
[0003]一般来说，具备凹入式闸极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储信息，而每一存储单元可由一晶体管组件与一电容器组件串联组成，以接收来自于字线(word line，WL)及位线(bit line，BL)的电压信息。因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。因此，现有技术还待进一步改良以有效提升相关存储装置的效能及可靠度。
技术实现思路
[0004]本专利技术之一目的在于提供一种动态随机存取存储器装置及其形成方法，其是透过自对准双重图案化制作工艺或者是自对准反向图案化制作工艺于衬底上形成存储节点焊盘。如此，后续形成的电容结构即可包括至少部分的电容系位在虚置位线上，成为虚置电容。在此设置下，即可在制作工艺简化的前提下，形成动态随机存取存储器装置，并透过所述虚置电容的设置与周围的主动元件隔离，进而达到优化整体装置效能的效果。
[0005]为达上述目的，本专利技术之一实施例提供一种动态随机存取存储器装置，包括衬底、多条位线、多个触点、介电层、多个存储节点焊盘以及电容结构。所述位线设置于所述衬底上，包括多条第一位线以及至少一条第二位线，所述至少一条第二位线设置在所有的所述第一位线的外侧。所述触点设置于所述衬底上并与所述位线交替且分隔地设置。所述介电层覆盖于所述触点以及所述位线上方。所述存储节点焊盘设置于所述介电层内并分别接触所述触点。所述电容结构设置在所述存储节点焊盘上，包括多个第一电容分别对位于所述存储节点焊盘，以及至少一第二电容位于所述至少一条第二位线的上方。
[0006]为达上述目的，本专利技术之一实施例提供一种动态随机存取存储器装置的形成方法，包括以下步骤。首先，提供衬底，于所述衬底上形成多条位线，所述位线包括多条第一位线以及至少一条第二位线，所述至少一条第二位线形成在所有的所述第一位线的外侧。接着，于所述衬底上形成多个触点，所述位线以及所述触点相互交替排列，并且于所述触点以及所述位线上方形成介电层，覆盖所述触点以及所述位线。然后，于所述介电层内形成多个存储节点焊盘，所述存储节点焊盘分别对位于所述触点。之后，于所述存储节点焊盘上形成
电容结构，所述电容结构包括多个第一电容分别对位于所述存储节点焊盘，以及至少一第二电容位于所述至少一条第二位线的上方。
附图说明
[0007]图1至图9为本专利技术第一实施例中半导体存储装置的形成方法的步骤示意图，其中：
[0008]图1为一半导体存储装置于形成位线后的俯视示意图；
[0009]图2为图1中沿着切线A
‑
A
’
的剖面示意图；
[0010]图3为一半导体存储装置于进行自对准双重图案化制作工艺后的俯视示意图；
[0011]图4为图3中沿着切线A
‑
A
’
的剖面示意图；
[0012]图5为一半导体存储装置于形成存储节点焊盘后的剖面示意图；
[0013]图6为一半导体存储装置于形成堆叠结构后的剖面示意图；
[0014]图7为一半导体存储装置于形成一底电极层后的剖面示意图；
[0015]图8为一半导体存储装置于形成顶电极层后的剖面示意图；以及
[0016]图9为一半导体存储装置于形成顶电极层后的另一剖面示意图。
[0017]图10为本专利技术第二实施例中半导体存储装置的剖面示意图。
[0018]图11为本专利技术第三实施例中半导体存储装置的剖面示意图。
[0019]图12为本专利技术第四实施例中半导体存储装置的剖面示意图。
[0020]其中，附图标记说明如下：
[0021]300、400、500、600半导体存储装置
[0022]100衬底
[0023]101绝缘区
[0024]103有源区
[0025]130介电层
[0026]131氧化物层
[0027]133氮化物层
[0028]135氧化物层
[0029]160位线
[0030]160a位线触点
[0031]161半导体层
[0032]162第一位线
[0033]163阻障层
[0034]164第二位线
[0035]165导电层
[0036]167盖层
[0037]170间隙壁结构
[0038]171第一间隙壁
[0039]173第二间隙壁
[0040]175第三间隙壁
[0041]180触点
[0042]182第一触点
[0043]184第二触点
[0044]210金属层
[0045]211存储节点焊盘
[0046]221、223图案化掩模
[0047]230介电层
[0048]240支撑层结构
[0049]241第一支撑层
[0050]242第一开口
[0051]243第二支撑层
[0052]244第三开口
[0053]245第三支撑层
[0054]246第二开口
[0055]247第四支撑层
[0056]250、450、550、650电容结构
[0057]250a、650a第一电容
[0058]250b、450b、550b、650b第二电容
[0059]250c、650c第三电容
[0060]251底电极层
[0061]253电容介电层
[0062]255顶电极层
[0063]D1第一方向
[0064]D2第二方向
[0065]D3第三方向
[0066]W1、W2线宽
具体实施方式
[0067]为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。熟习本专利技术所属领域的技术人员能在不脱离本专利技术的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
[0068]请参照图1至图8，所绘示者为本专利技术第一实施例中半导体存储装置300之形成方法的步骤示意图。首先，如图1所示，本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种动态随机存取存储器装置，其特征在于，包括：衬底；多条位线，设置于所述衬底上，所述位线包括多条第一位线以及至少一条第二位线，所述至少一条第二位线设置在所有的所述第一位线的外侧；多个触点，设置于所述衬底上并与所述位线交替且分隔地设置；介电层，覆盖于所述触点以及所述位线上方；多个存储节点焊盘，设置于所述介电层内并分别接触所述触点；以及电容结构，设置在所述存储节点焊盘上，所述电容结构包括多个第一电容分别对位于所述存储节点焊盘，以及至少一第二电容位于所述至少一条第二位线的上方。2.根据权利要求第1项所述之动态随机存取存储器装置，其特征在于，所述至少一第二电容的底面直接接触所述介电层。3.根据权利要求第1项所述之动态随机存取存储器装置，其特征在于，所述至少一第二电容同时位在部分的所述触点以及部分的所述第二位线的上方。4.根据权利要求第1项所述之动态随机存取存储器装置，其特征在于，所述位线分别包括由下而上依序堆栈的半导体层、阻障层、导电层以及盖层，所述至少一第二电容直接接触所述至少一条第二位线的盖层。5.根据权利要求第4项所述之动态随机存取存储器装置，其特征在于，所述至少一第二电容直接接触所述至少一条第二位线的所述盖层。6.根据权利要求第1项所述之动态随机存取存储器装置，其特征在于，所述至少一第二电容的底面低于所述至少一条第二位线的顶面。7.根据权利要求第1项所述之动态随机存取存储器装置，其特征在于，所述至少一条第二位线的线宽大于所述第一位线的线宽。8.根据权利要求第1项所述之动态随机存取存储器装置，其特征在于，所述电容结构还包括多个第三电容分别对位于所述触点，所述第三电容直接接触所述介电层。9.根据权利要求第8项所述之动态随机存取存储器装置，其特征在于，所述第三电容以及所述第一电容相互交替且分隔地设置。10.根据权利要求第5项所述之动态随机存取存储器装置，其特征在于，所述第三电容的底面低于所述介电层的顶面。11.一种动态随机存取存储器装置的形成方法，其特征在于，包括：提供衬底；于所述衬底上形成多条位线，所述位线包括多条第一位线以及至少一条第二位线，所述至少一条第二位线形成在所有的所述第一位线的外侧；于所述衬底上形成多个触点，所述位线以及所述...
【专利技术属性】
技术研发人员：颜逸飞，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。