半导体器件制造技术

本申请提供一种半导体器件，包括设置于所述基板表面内并延伸至所述基板内部的接触孔；覆盖所述接触孔内壁和所述基板上表面的硅晶种层；覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量；所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度；在所述接触孔位置处，所述第一磷掺杂硅层和所述第二磷掺杂硅层的界面处形成有至少一个空洞。空洞位于第一磷掺杂硅层和第二磷掺杂硅层的界面处，使得在上述膜层图案化过程中，不会对上面的膜层产生影响。生影响。生影响。

【技术实现步骤摘要】
半导体器件


[0001]本申请涉及半导体器件
，具体涉及一种半导体器件。

技术介绍

[0002]随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamic randomaccess memory，DRAM)的设计也必须符合高集成度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，其已逐渐取代仅具备平面栅极结构的动态随机存取存储器。
[0003]一般来说，具备凹入式栅极结构的DRAM是由数目庞大的存储单元(memory ce11)聚集形成一阵列区，用来存储数据，而每一存储单元可由一晶体管元件与一电荷贮存装置串联组成，以接收来自于字符线(word line，WL)及位线(bit line，BL)的电压信号。如图1和2所示，现有的DRAM半导体器件包括基板101、有源图案1011、隔离图案102、沟槽栅结构103(括栅极绝缘层1031、栅极1032和第二层间绝缘层1033)、第一层间绝缘层104、接触孔105、位线插塞(包括晶种层1061和半导体层1062)和位线结构(包括阻挡层1071和金属层1072)。位线结构通过位线插塞与基板上的栅结构和有源图案电连接，位线插塞设置在基板表面的接触孔内，位线插塞中半导体层采用一步法制备而成，由于沉积工艺的限制，导致在半导体层1062上形成较大空洞1063，在半导体层1062平坦化之后，空洞1063甚至可能位于半导体层1062的表面，引起表面能的变化，如图3和4所示，在沉积上阻挡层1071和金属层1072后，金属层1072中的金属离子会穿过阻挡层1071进入空洞1063内，金属离子的扩散，引起金属离子的陷落，导致挡层1071和金属层1072的图案化过程中，会影响形成的位线结构BL的表面形貌，最终影响这个器件的电学性能。

技术实现思路

[0004]针对上述问题，本申请提供了一种半导体器件，解决了现有技术中位线插塞中形成的空洞尺寸大且空洞位置较接近于位线结构从而影响位线结构的表面形貌的技术问题。
[0005]本申请提供一种半导体器件，包括：
[0006]半导体基板；
[0007]设置于所述基板表面内并延伸至所述基板内部的接触孔；
[0008]至少覆盖部分所述接触孔内壁和部分所述基板上表面的硅晶种层；
[0009]覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；
[0010]覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；
[0011]其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量；所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度；在所述接触孔位置处，所述第一磷掺杂硅层和所述第二磷掺杂硅层的界面处形成有至少一个空洞。
[0012]根据本申请的实施例，可选地，上述半导体器件中，述第二磷掺杂硅层的磷掺杂量
小于所述第一磷掺杂硅层的磷掺杂量。
[0013]根据本申请的实施例，可选地，上述半导体器件中，所述空洞的底部延伸至所述第一磷掺杂硅层内；
[0014]所述空洞的顶部延伸至所述第二磷掺杂硅层内。
[0015]根据本申请的实施例，可选地，上述半导体器件中，所述第一磷掺杂硅层靠近所述硅晶种层的表面与所述硅晶种层远离所述基板的表面相接触；
[0016]所述第二磷掺杂硅层靠近所述第一磷掺杂硅层的表面与所述第一磷掺杂硅层远离所述硅晶种层的表面相接触。
[0017]根据本申请的实施例，可选地，上述半导体器件中，所述第一磷掺杂硅层在所述接触孔位置处呈凹状。
[0018]根据本申请的实施例，可选地，上述半导体器件中，所述第一磷掺杂硅层与所述基板的上表面之间通过所述硅晶种层隔离。
[0019]与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
[0020]本申请提供一种半导体器件，包括半导体基板；设置于所述基板表面内并延伸至所述基板内部的接触孔；覆盖所述接触孔内壁和所述基板上表面的硅晶种层；覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量；所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度；在所述接触孔位置处，所述第一磷掺杂硅层和所述第二磷掺杂硅层的界面处形成有至少一个空洞。空洞位于第一磷掺杂硅层和第二磷掺杂硅层的界面处，使得空洞与基板的距离较近，在上述膜层图案化过程中，不会对上面的膜层产生影响。
附图说明
[0021]附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
[0022]图1是一种半导体器件的正面俯视示意图；
[0023]图2是图1分别沿切线A
‑
A
’
和切线B
‑
B
’
的剖面结构示意图；
[0024]图3是图1所示的半导体器件的制备方法的相关步骤形成的中间结构的正面俯视示意图；
[0025]图4是图3分别沿切线A
‑
A
’
和切线B
‑
B
’
的剖面结构示意图；
[0026]图5是本申请一示例性实施例示出的一种半导体器件的制备方法流程示意图；
[0027]图6是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第一中间结构的正面俯视示意图；
[0028]图7是图6分别沿切线C
‑
C
’
和切线D
‑
D
’
的剖面结构示意图；
[0029]图8是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第二中间结构的正面俯视示意图；
[0030]图9是图8分别沿切线C
‑
C
’
和切线D
‑
D
’
的剖面结构示意图；
[0031]图10是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第三中间结构的剖面结构示意图；
[0032]图11是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第四中间结构的剖面结构示意图；
[0033]图12是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第五中间结构的剖面结构示意图；
[0034]图13是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第六中间结构的剖面结构示意图；
[0035]图14是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第七中间结构的正面俯视示意图；
[0036]图15是图14本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体基板；设置于所述基板表面内并延伸至所述基板内部的接触孔；至少覆盖部分所述接触孔内壁和部分所述基板上表面的硅晶种层；覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量；所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度；在所述接触孔位置处，所述第一磷掺杂硅层和所述第二磷掺杂硅层的界面处形成有至少一个空洞。2.根据权利要求1所述的半导体器件，其特征在于，所述第二磷掺杂硅层的磷掺杂量小于所...

【专利技术属性】
技术研发人员：叶长福，蔡亚萤，吕佐文，陈旋旋，上官明沁，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：