存储单元结构、存储阵列结构及其制备方法技术

本申请具体涉及一种存储单元结构、存储阵列结构及其制备方法，包括：选择开关晶体管；平面电容，包括下电极、电容介质层及上电极；下电极位于选择开关晶体管的上方，与选择开关晶体管的源极电连接，且与选择开关晶体管具有间距；电容介质层位于下电极的上表面；上电极位于电容介质层的上表面；板线，位于平面电容的上方，与上电极电连接，且与上电极具有间距；位线，与选择开关晶体管的漏极电连接，且位于板线的上方。本申请的存储单元结构的退火温度不会受后段金属制程工艺的制约，退火温度可以达到450℃～700℃之间，可以使得存储单元结构的制备工艺与传统的CMOS平面集成工艺相兼容，并确保存储单元结构具有较好的可靠性。确保存储单元结构具有较好的可靠性。确保存储单元结构具有较好的可靠性。

【技术实现步骤摘要】
存储单元结构、存储阵列结构及其制备方法


[0001]本申请属于存储
，具体涉及一种存储单元结构、存储阵列结构及其制备方法。

技术介绍

[0002]传统的铁电存储单元一般采用PZT(锆钛酸铅)材料，这种材料含有重金属离子，与传统的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)平面集成工艺兼容较差，有污染生产线的风险。
[0003]同时，现有的铁电存储单元中一般采用后段电容的做法，即在金属层与金属层之间制备电容，这种做法存在如下问题：1.如果后段采用铝制程工艺，因为铝的熔点比较低，退火温度不能高于420℃，退火温度无法达到电容所需的最佳退火温度；2.如果后段采用铜制程工艺，由于铜属于重金属元素，会对电容造成可靠性风险。

技术实现思路

[0004]基于此，有必要针对上述
技术介绍
中的问题，提供一种能够解决上述问题的存储单元结构、存储阵列结构及其制备方法。
[0005]本申请的一方面提供一种存储单元结构，包括：
[0006]选择开关晶体管，位于基底上；
[0007]平面电容，包括下电极、电容介质层及上电极；其中，所述下电极位于所述选择开关晶体管的上方，与所述选择开关晶体管的源极电连接，且与所述选择开关晶体管具有间距；所述电容介质层位于所述下电极的上表面；所述上电极位于所述电容介质层的上表面；
[0008]板线，位于所述平面电容的上方，与所述上电极电连接，且与所述上电极具有间距；
[0009]位线，与所述选择开关晶体管的漏极电连接，且位于所述板线的上方。
[0010]上述实施例中的存储单元结构中，通过将平面电容设置于板线与选择开关晶体管之间，可以在形成后段金属层前对平面电容进行退火处理，退火温度不会受后段金属制程工艺的制约，具有较为灵活的退火温度，退火温度可以达到450℃～700℃之间，可以使得存储单元结构的制备工艺与传统的CMOS平面集成工艺相兼容，并确保存储单元结构具有较好的可靠性；同时上述实施例中的存储单元结构采用堆叠结构，平面电容不占用有源区的面积，极大地提高了集成度，减少了互连电阻。
[0011]在其中一个实施例中，所述电容介质层包括锆掺杂氧化铪薄膜层；所述电容介质层中锆、铪及氧的摩尔比为0.3:0.3:0.5～0.7:0.7:1.5。
[0012]在其中一个实施例中，所述电容介质层的厚度包括6nm～10nm。
[0013]在其中一个实施例中，所述存储单元结构还包括：
[0014]第一介质层，位于所述平面电容与所述基底之间，且覆盖所述选择开关晶体管；
[0015]第一导电插塞，位于所述第一介质层内，所述第一导电插塞的顶部与所述平面电
容的所述下电极相接触，所述第一导电插塞的底部与所述选择开关晶体管的源极电连接；
[0016]第二介质层，位于所述第一介质层与所述板线之间，且覆盖所述平面电容；
[0017]第二导电插塞，位于所述第二介质层内，所述第二导电插塞的底部与所述平面电容的所述上电极相接触，所述第二导电插塞的顶部与所述板线相接触；
[0018]第三导电插塞，位于所述第一介质层及所述第二介质层内，所述第三导电插塞的底部与所述选择开关晶体管的漏极电连接；
[0019]第三介质层，位于所述第二介质层与所述位线之间，且覆盖所述板线；
[0020]第四导电插塞，位于所述第三介质层内，所述第四导电插塞的底部与所述第三导电插塞电连接，所述第四导电插塞的顶部与所述位线相接触。
[0021]在其中一个实施例中，所述第一介质层的厚度为700nm～900nm。
[0022]在其中一个实施例中，还包括金属硅化物，位于所述第一导电插塞与所述选择开关晶体管的源极之间及所述第三导电插塞与所述选择开关晶体管的漏极之间。
[0023]在其中一个实施例中，所述平面电容的延伸方向与所述位线的延伸方向平行，且与所述板线的延伸方向相垂直。
[0024]上述实施例中的存储单元结构中可以使得平面电容与与其最邻近的金属层(板线)的交叠最少，可以最大程度减少寄生电容效应，提高存储单元结构的抗干扰能力。
[0025]本申请的还提供一种存储单元结构的制备方法，包括如下步骤：
[0026]提供基底，于所述基底上制备选择开关晶体管；
[0027]于所述选择开关晶体管上形成平面电容，包括下电极、电容介质层及上电极；其中，所述下电极位于所述选择开关晶体管的上方，与所述选择开关晶体管的源极电连接，且与所述选择开关晶体管具有间距；所述电容介质层位于所述下电极的上表面；所述上电极位于所述电容介质层的上表面；
[0028]于所述平面电容上形成板线，所述板线与所述上电极电连接，且与所述上电极具有间距；
[0029]于所述板线上形成位线，所述位线与所述选择开关晶体管的漏极电连接。
[0030]上述实施例中的存储单元结构的制备方法中，通过将平面电容设置于板线与选择开关晶体管之间，可以在形成后段金属层前对平面电容进行退火处理，退火温度不会受后段金属制程工艺的制约，具有较为灵活的退火温度，退火温度可以达到450℃～700℃之间，可以使得存储单元结构的制备工艺与传统的CMOS平面集成工艺相兼容，并确保存储单元结构具有较好的可靠性；同时上述实施例中的存储单元结构采用堆叠结构，平面电容不占用有源区的面积，极大地提高了集成度，减少了互连电阻。
[0031]在其中一个实施例中，
[0032]形成所述选择开关晶体管之后且形成所述平面电容之前还包括如下步骤：
[0033]于所述基底的上表面形成第一介质层，所述第一介质层覆盖所述选择开关晶体管；
[0034]于所述第一介质层内形成第一互连通孔，并于所述第一互连通孔内形成第一导电插塞，所述第一导电插塞的底部与所述源极电连接，所述第一导电插塞的顶部与所述下电极相接触；
[0035]形成所述平面电容之后且形成所述板线之前还包括如下步骤：
[0036]于所述第一介质层的上表面形成第二介质层，所述第二介质层覆盖所述平面电容；
[0037]于所述第二介质层内形成第二互连通孔，并于所述第二介质层及所述第一介质层内形成第三互连通孔；
[0038]于所述第二互连通孔内形成第二导电插塞，并于所述第三互连通孔内形成第三导电插塞，所述第二导电插塞的底部与所述上电极相接触，所述第二导电插塞的顶部与所述板线相接触；所述第三导电插塞的底部与所述选择开关晶体管的漏极电连接；
[0039]形成所述板线之后且形成所述位线之前还包括如下步骤：
[0040]于所述第二介质层的上表面形成第三介质层，所述第三介质层覆盖所述板线；
[0041]于所述第三介质层内形成第四互连通孔，并于所述第四互连通孔内形成第四导电插塞，所述第四导电插塞的底部与所述第三导电插塞电连接，所述第四导电插塞的顶部与所述位线相接触。
[0042]在其中一个实施例中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元结构，其特征在于，包括：选择开关晶体管，位于基底上；平面电容，包括下电极、电容介质层及上电极；其中，所述下电极位于所述选择开关晶体管的上方，与所述选择开关晶体管的源极电连接，且与所述选择开关晶体管具有间距；所述电容介质层位于所述下电极的上表面；所述上电极位于所述电容介质层的上表面；板线，位于所述平面电容的上方，与所述上电极电连接，且与所述上电极具有间距；位线，与所述选择开关晶体管的漏极电连接，且位于所述板线的上方。2.根据权利要求1所述的存储单元结构，其特征在于，所述电容介质层包括锆掺杂氧化铪薄膜层；所述电容介质层中锆、铪及氧的摩尔比为0.3:0.3:0.5～0.7:0.7:1.5。3.根据权利要求2所述的存储单元结构，其特征在于，所述电容介质层的厚度包括6nm～10nm。4.根据权利要求1所述的存储单元结构，其特征在于，所述存储单元结构还包括：第一介质层，位于所述平面电容与所述基底之间，且覆盖所述选择开关晶体管；第一导电插塞，位于所述第一介质层内，所述第一导电插塞的顶部与所述平面电容的所述下电极相接触，所述第一导电插塞的底部与所述选择开关晶体管的源极电连接；第二介质层，位于所述第一介质层与所述板线之间，且覆盖所述平面电容；第二导电插塞，位于所述第二介质层内，所述第二导电插塞的底部与所述平面电容的所述上电极相接触，所述第二导电插塞的顶部与所述板线相接触；第三导电插塞，位于所述第一介质层及所述第二介质层内，所述第三导电插塞的底部与所述选择开关晶体管的漏极电连接；第三介质层，位于所述第二介质层与所述位线之间，且覆盖所述板线；第四导电插塞，位于所述第三介质层内，所述第四导电插塞的底部与所述第三导电插塞电连接，所述第四导电插塞的顶部与所述位线相接触。5.根据权利要求4所述的存储单元结构，其特征在于，所述第一介质层的厚度为700nm～900nm。6.根据权利要求4所述的存储单元结构，其特征在于，还包括金属硅化物，位于所述第一导电插塞与所述选择开关晶体管的源极之间及所述第三导电插塞与所述选择开关晶体管的漏极之间。7.根据权利要求1至6中任一项所述的存储单元结构，其特征在于，所述平面电容的延伸方向与所述位线的延伸方向平行，且与所述板线的延伸方向相垂直。8.一种存储单元结构的制备方法，其特征在于，包括如下步骤：提供基底，于所述基底上制备选择开关晶体管；于所述选择开关晶体管上形成平面电容，包括下电极、电容介质层及上电极；其中，所述下电极位于所述选择开关晶体管的上方，与所述选择开关晶体管的源极电连接，且与所...

【专利技术属性】
技术研发人员：金兴成，杨晓芳，郭崇永，张建，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：