半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件，包括：半导体衬底，所述半导体衬底上形成有电容接触部；电容器底电极，形成于所述电容接触部上方并与所述电容接触部连接；其中，所述电容器底电极包括相互连接的第一底电极层和第二底电极层，所述第一底电极层包括第一圆筒形侧壁和底壁，所述第一圆筒形侧壁的内径从上到下逐渐变小，所述底壁接触所述电容接触部，所述第二底电极层包括第二圆筒形侧壁，所述第二圆筒形侧壁从所述第一圆筒形侧壁的内侧一定高度处开始向上方延伸，直至与所述第一圆筒形侧壁高度相同。本发明专利技术能够增加电容器的底电极极板表面积。本发明专利技术能够增加电容器的底电极极板表面积。本发明专利技术能够增加电容器的底电极极板表面积。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种半导体器件及其制造方法。

技术介绍

[0002]随着DRAM器件的加工工艺不断进步，器件尺寸越来越小。而要使DRAM器件中的电容拥有足够大的容量，常用方法是提高电容器极板高度。但是，电容器极板高度的增加，会增加极板崩塌的风险。因此，如何在较低的极板高度下，还能够保证电容器的容量，成为一个亟需解决的问题。

技术实现思路

[0003]为解决上述问题，本专利技术提供一种半导体器件及其制造方法，能够增加电容器的底电极极板表面积。
[0004]第一方面，本专利技术提供一种半导体器件，包括：
[0005]半导体衬底，所述半导体衬底上形成有电容接触部；
[0006]电容器底电极，形成于所述电容接触部上方并与所述电容接触部连接；
[0007]其中，所述电容器底电极包括相互连接的第一底电极层和第二底电极层，所述第一底电极层包括第一圆筒形侧壁和底壁，所述第一圆筒形侧壁的内径从上到下逐渐变小，所述底壁接触所述电容接触部，所述第二底电极层包括第二圆筒形侧壁，所述第二圆筒形侧壁从所述第一圆筒形侧壁的内侧一定高度处开始向上方延伸，直至与所述第一圆筒形侧壁高度相同。
[0008]可选地，所述半导体衬底上包括刻蚀终止层，所述第一圆筒形的底部穿过所述刻蚀终止层与所述电容接触部连接。
[0009]可选地，所述刻蚀终止层的材料为氮化硅。
[0010]可选地，所述电容器底电极材料为TiN薄膜或者TaN薄膜。
[0011]可选地，进一步包括：在所述电容器底电极上的电容介质层和顶电极层。
[0012]可选地，所述半导体器件为DRAM；
[0013]所述半导体衬底上进一步包括掩埋沟道晶体管、位线以及存储节点接触部；
[0014]所述电容接触部与所述存储节点接触部电连接。
[0015]第二方面，本专利技术提供一种半导体器件的制造方法，包括：
[0016]提供半导体衬底，所述半导体衬底上形成有电容接触部，并依次沉积有刻蚀终止层和第一介质层；
[0017]通过光刻和刻蚀工艺在所述第一介质层和所述刻蚀终止层中形成开孔并暴露出所述电容接触部，其中所述开孔的内径从上到下逐渐变小；
[0018]形成第一底电极层，所述第一底电极层覆盖所述开孔的侧壁和底部以及所述第一介质层的上表面；
[0019]去除所述开孔外的第一底电极层，只保留所述开孔内的第一底电极层；
[0020]形成第二介质层，所述第二介质层覆盖于所述第一介质层上表面同时彼此间隔的覆盖于所保留的第一底电极层的两侧侧壁上部；
[0021]环绕所述第二介质层的上表面和侧壁形成第二底电极层，所述第二底电极层与所述开孔内保留的所述第一底电极层形成连接关系；
[0022]去除所述开孔外的第二底电极层，只保留所述开孔内的第二底电极层；
[0023]去除剩余的所述第二介质层和第一介质层。
[0024]可选地，所述第二介质层的材料为碳薄膜、BPSG和PSG中的一种。
[0025]可选地，所述形成第二介质层包括：
[0026]沉积第二介质层材料，所述第二介质层材料覆盖于所述第一介质层上表面并填充于所述开孔顶部；
[0027]对所述第二介质层材料进行垂直向下刻蚀，使得所述开孔顶部填充的第二介质层材料分离为两部分。
[0028]可选地，对所述第二介质层材料进行垂直向下刻蚀采用干法刻蚀工艺。
[0029]本专利技术提供的半导体器件，电容器底电极包括第一底电极层和第二底电极层，形成一个分支结构，在第一底电极层的圆筒形侧壁和第二底电极层的圆筒形侧壁之间形成一个空隙，该结构可以增加电容器底电极的表面积，从而可以降低电容器的高度。
附图说明
[0030]图1为本专利技术一实施例提供的半导体器件的剖面结构示意图；
[0031]图2-图9为本专利技术一实施例提供的半导体器件的制造方法各步骤中对应的剖面结构示意图。
具体实施方式
[0032]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0034]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0035]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
CVD)形成一层碳薄膜205，形成的碳薄膜205覆盖于第一介质层203上表面并填充于开孔300顶部。在形成碳薄膜205的过程中，开孔300下方不会被填充。接着，如图7所示，对碳薄膜205进行垂直向下刻蚀，本实施例中，采用干法刻蚀去除开孔顶部填充的碳薄膜205的中间部分，使得两侧的碳薄膜彼此分离。至此，剩余的碳薄膜即为第二介质层。参考图7，继续以得到的第二介质层205为模具，环绕第二介质层205的上表面和侧壁形成第二底电极层206，第二底电极层206与开孔300内保留的第一底电极层204形成连接关系。可以看出，第二介质层205的作用在于提供第二底电极层206的制备模具。
[0046]然后，对第二底电极层206进行刻蚀，去除位于开孔300外的第二底电极层，只保留开孔300内的第二底电极层，刻蚀后的结构如图8所示。
[0047]然后，干法刻蚀去除剩余的第二介质层205和第一介质层203，得到电容器底电极。刻蚀后的结构如图9所示，图9中，最终的电容器底电极包括第一底电极层204和第二底电极层206，形成一个分支结构，两个底电极层之间形成一个空隙，该结构可以增加电容器底电极的表面积，从而可以降低电容器的高度。
[0048]在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底上形成有电容接触部；电容器底电极，形成于所述电容接触部上方并与所述电容接触部连接；其中，所述电容器底电极包括相互连接的第一底电极层和第二底电极层，所述第一底电极层包括第一圆筒形侧壁和底壁，所述第一圆筒形侧壁的内径从上到下逐渐变小，所述底壁接触所述电容接触部，所述第二底电极层包括第二圆筒形侧壁，所述第二圆筒形侧壁从所述第一圆筒形侧壁的内侧一定高度处开始向上方延伸，直至与所述第一圆筒形侧壁高度相同。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底上包括刻蚀终止层，所述第一圆筒形侧壁的底部穿过所述刻蚀终止层与所述电容接触部连接。3.根据权利要求1所述的半导体器件，其特征在于，所述刻蚀终止层的材料为氮化硅。4.根据权利要求1所述的半导体器件，其特征在于，所述电容器底电极材料为TiN薄膜或者TaN薄膜。5.根据权利要求1所述的半导体器件，其特征在于，进一步包括：在所述电容器底电极上的电容介质层和顶电极层。6.根据权利要求1至5任一项所述的半导体器件，其特征在于，所述半导体器件为DRAM；所述半导体衬底上进一步包括掩埋沟道晶体管、位线以及存储节点接触部；所述电容接触部与所述存储节点接触部电连接。7.一种半导体器件的制造方法，其特征在于，包括：提供半导体...

【专利技术属性】
技术研发人员：卞成洙，高建峰，白国斌，刘卫兵，孔真真，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：