一种半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法，涉及半导体技术领域，以控制工艺成本的同时，消除单元区和外围区因电容器高度形成的高阶差，改善工艺缺陷，从而提高产品良率

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制造方法
。

技术介绍

[0002]在半导体制造工艺中，随着半导体器件尺寸的逐渐缩小，器件内部的结构越来越复杂
。
在实际的电容器制造过程中，由于电容器设置在存储单元区域，为了进行后续的图案化工艺，需要去除外围电路区
(
又称外围区
)
和存储单元区
(
又称单元区
)
之间因电容器高度产生的高阶差
。
[0003]通常去除高阶差的方法是在电容器形成后，在衬底上淀积高于电容器高度的介质层，然后对介质层进行平坦化，从而消除外围电路区域和存储单元区域的高阶差
。
但在此过程中，增加的淀积工艺及平坦化工艺会额外的增加费用，并且可能产生一些缺陷，例如：刮伤
、
凹坑
、
侵蚀
、
颗粒等，从而影响半导体器件的良率
。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制造方法，以控制工艺成本的同时，消除单元区和外围区因电容器高度形成的高阶差，改善工艺缺陷，从而提高产品良率
。
[0005]为了实现上述目的，本专利技术提供了一种半导体器件，该半导体器件包括：
[0006]衬底；衬底具有外围区
、
单元区
、
以及位于外围区和单元区之间的隔断区；
[0007]形成在衬底上的电容器图案，电容器图案位于单元区；
[0008]形成在衬底上的刻蚀阻挡图案，刻蚀阻挡图案位于隔断区，刻蚀阻挡图案和电容器图案的上表面与衬底的上表面平齐；刻蚀阻挡图案的下表面至少与电容器图案的下表面平齐
。
[0009]与现有技术相比，本专利技术提供的半导体器件中，通过在位于隔断区的衬底上形成刻蚀阻挡图案，该刻蚀阻挡图案的下表面至少与电容器图案的下表面平齐
。
也就是说，刻蚀阻挡图案伸入衬底的深度大于或等于电容器图案伸入衬底的深度
。
并且，该刻蚀阻挡图案具有较好的阻挡作用
。
基于此，在制造半导体器件时，可以提前在衬底上形成刻蚀阻挡图案，以避免后续湿法刻蚀对位于外围区的相应结构腐蚀
。
同时，刻蚀阻挡图案和电容器图案的上表面与衬底的上表面平齐，使得整个外围区
、
隔断区及单元区的上表面平坦化，形成没有高阶差的半导体器件
。
由此可见，本专利技术提供的半导体器件在制造过程中，无需额外采用淀积工艺在衬底的上方形成介质层，再采用平坦化工艺对介质层进行平坦化，这样就可以避免因为高阶差所产生的刮伤
、
凹坑
、
侵蚀
、
颗粒等缺陷，从而保证最终产品产生不良影响，因此，本专利技术提供的半导体器件的结构简单
、
制造方法简便，可以在控制工艺成本的同时，改善工艺缺陷，从而提高产品良率
。
[0010]本专利技术还提供一种半导体器件的制造方法，包括：
[0011]提供衬底；衬底具有单元区
、
外围区
、
以及位于单元区和外围区之间的隔断区；
[0012]在衬底上形成电容器图案和刻蚀阻挡图案；电容器图案位于单元区；刻蚀阻挡图
案位于隔断区，刻蚀阻挡图案和电容器图案的上表面与衬底的上表面平齐；刻蚀阻挡图案的下表面至少与电容器图案的下表面平齐
。
[0013]与现有技术相比，本专利技术提供的半导体器件的制造方法的有益效果与上述技术方案提供的半导体器件的有益效果相同，此处不做赘述
。
附图说明
[0014]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定
。
在附图中：
[0015]图1为现有技术中半导体器件的制造方法流程一示意图；
[0016]图2为现有技术中半导体器件的制造方法流程二示意图；
[0017]图3为本专利技术实施例中提供一衬底后结构示意图；
[0018]图4为本专利技术实施例中形成第一图案孔结构和第二图案孔结构后结构示意图；
[0019]图5为本专利技术实施例中形成电容器图案和刻蚀阻挡图案后结构示意图；
[0020]图6为本专利技术实施例中形成掩膜层后结构示意图；
[0021]图7为本专利技术实施例中暴露出模制材料层后结构示意图；
[0022]图8为本专利技术实施例中形成模制层和支撑层后结构示意图；
[0023]附图标记：
[0024]100
为衬底，
101
为外围区，
102
为单元区，
103
为隔断区，
[0025]104
为电容器图案，
1041
为第一图案孔结构，
1042
为第一导电层，
[0026]105
为刻蚀阻挡图案，
1051
为第二图案孔结构，
1052
为刻蚀阻挡层，
[0027]200
为模制材料层，
201
为底部模制材料层，
202
为中间模制材料层，
[0028]210
为模制层，
211
为底部模制层，
212
为中间模制层，
[0029]300
为支撑材料层，
301
为中间支撑材料层，
302
为顶部支撑材料层，
[0030]310
为支撑层，
311
为中间支撑层，
312
为顶部支撑层，
[0031]400
为非晶碳层，
500
为抗反射层，
610
为掩膜层
。
具体实施方式
[0032]以下，将参照附图来描述本公开的实施例
。
但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围
。
此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念
。
[0033]在附图中示出了根据本公开实施例的各种结构示意图
。
这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节
。
图中所示出的各种区域
、
层的形状以及它们之间的相对大小
、
位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状
、
大小
、
相对位置的区域
/
层
。
[0034]在本公开的上下文中，当将一层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于，包括：衬底；所述衬底具有外围区
、
单元区
、
以及位于外围区和所述单元区之间的隔断区；形成在所述衬底上的电容器图案，所述电容器图案位于所述单元区；形成在所述衬底上的刻蚀阻挡图案，所述刻蚀阻挡图案位于所述隔断区，所述刻蚀阻挡图案和所述电容器图案的上表面与所述衬底的上表面平齐；所述刻蚀阻挡图案的下表面至少与所述电容器图案的下表面平齐
。2.
根据权利要求1所述的半导体器件，其特征在于，所述电容器图案包括位于所述单元区的第一图案孔结构，以及覆盖在所述第一图案孔结构内壁的第一导电层；所述刻蚀阻挡图案包括位于所述隔断区的第二图案孔结构，以及覆盖在所述第二图案孔结构内壁的刻蚀阻挡层；所述刻蚀阻挡层的上表面与所述第一导电层的上表面平齐
。3.
根据权利要求2所述的半导体器件，其特征在于，所述刻蚀阻挡层的材质与所述第一导电层的材质相同；和
/
或，所述半导体器件还包括介电层和第二导电层，所述介电层位于所述刻蚀阻挡层和所述第一导电层上，所述第二导电层位于所述介电层上
。4.
根据权利要求1～3任一项所述的半导体器件，其特征在于，所述衬底具有交替层叠的模制层和支撑层；所述模制层位于所述外围区，所述支撑层位于所述外围区和所述单元区
。5.
根据权利要求4所述的半导体器件，其特征在于，所述支撑层的层数为两层；两层所述支撑层包括：中间支撑层
、
以及位于中间支撑层上方的顶部支撑层；所述顶部支撑层位于所述外围区和部分所述单元区，所述中间支撑层位于所述外围区和所述单元区
。6.
一种半导体器件的制造方法，其特征在于，包括：提供一衬底；所述衬底具有单元区
、
外围区
、
以及位于所述单元区和所述外围区之间的隔断区；在所述衬底上形成电容器图案和刻蚀阻挡图案；所述电容器图案位于所述单元区；所述刻蚀阻挡图案位于所述隔断区，所述刻蚀阻挡图案和所述电容器图案的上表面与所述衬底的上表面平齐；所述刻蚀阻挡...

【专利技术属性】
技术研发人员：金泰源，张月，杨涛，卢一泓，田光辉，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：